❶ c語言和VHDL語言的區別
區別大了
一個是軟體描述語言，一個硬體描述語言
應用的地方不一樣，c可以用在嵌入式系統中，而vhdl一般用在fpga中
所以運行模式完全不一樣，嵌入式系統中流程是取指令-解碼-執行，
而vhdl在fpga是多發並行執行的，所有的門電路可以同時翻轉
沒什麼可比性。。
❷ VHDL與C語言的區別主要在哪兒里
VHDL是硬體描述語言，用來做硬體設計的；C語言是軟體編程語言，用來編寫軟體程序的。一個是用來設計硬體系統的，一個是用來設計軟體系統的，用途完全不同，不可同日而語。
❸ VHDL語言和C語言區別大嗎
我學過一點VHDL語言，區別還是挺大的，VHDL是一種硬體描述語言，跟C語言的語法規則的區別很大，給你一個示例看看吧，你自己體會一下：
libraryieee;
useieee.std_logic_1164.all;
useieee.std_logic_unsigned.all;
entityCNT10is
port(CLK,RST,EN,LOAD:instd_logic;
DATA:instd_logic_vector(3downto0);
DOUT:outstd_logic_vector(3downto0);
COUT:outstd_logic
);
endCNT10;
architecturebehavofCNT10is
begin
process(CLK,RST,EN,LOAD)
variableQ:std_logic_vector(3downto0);
begin
ifRST='1'thenQ:=(others=>'0');
elsifCLK'eventandCLK='1'then
ifEN='1'then
if(LOAD='1')thenQ:=DATA;else
ifQ<9thenQ:=Q+1;
elseQ:=(others=>'0');
endif;
endif;
endif;
endif;
ifQ="1001"thenCOUT<='1';
elseCOUT<='0';
endif;
DOUT<=Q;
endprocess;
endbehav;
❹ VHDL語言和C語言區別大嗎
感覺區別還是很大的
1、硬體的描述語言，用來組建硬體內部結構連接的，一個是軟體編程語言，用來放到程序存儲器中由CPU來執行的；
2、前者執行是並行的，後者是順序的，所以在編的時候注意點不一樣；
3、前者比較固定，格式比較嚴格，後者相對靈活，有很多的演算法和可開拓地方；
4、當然語言有互通之處，可以借鑒
❺ VHDL語言和C語言區別大嗎
感覺區別還是很大的 1、硬體的描述語言，用來組建硬體內部結構連接的，一個是軟體編程語言，用來放到程序存儲器中由CPU來執行的； 2、前者執行是並行的，後者是順序的，所以在編的時候注意點不一樣； 3、前者比較固定，格式比較嚴格，後者相對靈活，有很多的演算法和可開拓地方； 4、當然語言有互通之處，可以借鑒
❻ 計算機硬體描述語言(VHDL)與編程語言（C語言）的區別及關系，
首先說VHDL：它是描述電路的計算機工具，早期的CPLD等器件是基於與-或陣列的，更容易說明這點，VHDL是描述電路行為的，當下載到器件後，它就是具體的電路，這個電路全由與-或陣列組成。後期的FPGA也一樣，只是它是基於查找表的。再說C語言：我們可以認為它是用於控制特定電路的工作。我們都知道可以C編程的控制器都有程序存儲器，它裡面就存放了C編譯後的二進制代碼。而VHDL里下載後根本就不需要這個存放程序的地方。
❼ VHDL語言與c語言有什麼區別
本人剛剛學過VHDL語言，也會C語言。
兩個語言沒有什麼聯系。
前者是面向硬體的，有點類似單片機。
一個是面向軟體的，是計算機編程。
語法結構沒什麼大的相似。
都是編程語言。
如果你要製造一個定時炸彈的定時系統，VHDL適合。
如果你要寫一些病毒或者其他的軟體,c就比較合適。。