1. c語言新手求問
這個是構造函數的一種特殊初始化方式
用逗號隔開 每個成員變數值初始化為括弧內的值
即
_cfg=cfg_in,
_filename=filename,
_wireIndex=0,
_regIndex=0,
_paramIndex=0
2. C語言如何把它翻譯成中文
這不叫「翻譯」。你的標題應該改為「請幫我給下面C程序添加註釋，看不懂」。
#include"Wire.h"
#include"I2Cdev.h"
#include"ADXL345.h"
ADXL345accel;//聲明類型為ADXL345的結構體，用於加速度感測器配置
int16_tax,ay,az;
#defineLED_PIN13
boolblinkState=false;//初始不閃爍
voidsetup(){//初始化函數
Wire.begin();//初始化硬體部分
Serial.begin(38400);//初始化串口
Serial.println("InitializingI2Cdevices...");//串口輸出調試信息
accel.initialize();//初始化加速度感測器
Serial.println("Testingdeviceconnections...");//串口輸出調試信息
Serial.println(accel.testConnection()?"ADXL345connectionsuccessful":"ADXL345connectionfailed");//測試加速度感測器連接情況，並通過串口分別輸出調試信息
pinMode(LED_PIN,OUTPUT);//指示燈管腳配置為輸出，准備閃爍
}
voidloop(){
accel.getAcceleration(&ax,&ay,&az);//從加速度感測器讀取三軸值
Serial.print("accel: ");//串口輸出調試信息
Serial.print(ax);Serial.print(" ");//串口輸出x軸加速度值
Serial.print(ay);Serial.print(" ");//串口輸出y軸加速度值
Serial.println(az);//串口輸出z軸加速度值
blinkState=!blinkState;//閃爍狀態邏輯翻轉
digitalWrite(LED_PIN,blinkState);//指示燈輸出翻轉，實現閃爍
}
3. wire與reg的區別什麼時候用wire什麼時候用reg
定義為reg可以按時鍾節拍輸出。FPGA大把的reg,不在乎個別。有些軟體在綜合選項中可選擇與輸出寄存器合並與否。
若定義為wire, 理論上會在B或C任一個發生變化時立即輸出，屬於組合電路而不是時序電路。這樣容易產生抖動、競爭、冒險... 就看你A輸出是幹啥去啦。若用作中斷顯然不妥；若用作LED點亮可行；若屬匯流排數據，更需要同步輸出，否則時序不確定，很難發現潛在問題。
4. 有關C語言編程的題！急！！！
PWM軟體
PWM控制器會產生一連串脈沖。通常需要規定脈沖的周期和寬度。占空比被定義為脈沖寬度與周期的比值。PWM有著廣泛的應用，大多數情況下用於控制模擬電路。因為數字信號連續變化的速率相對較快(當然取決於信號周期)，因此最終會形成一個用來控制模擬設備的平均電壓值。當PWM脈沖流應用於馬達時，馬達的轉速就能正比於占空比(從0%到100%)。如果占空比增加，馬達轉速就會提高，反之，如果占空比減小，馬達的轉速隨之也會降低。
用軟體編寫這樣一個PWM控制器是相對比較容易的任務，但它有助於我們簡明扼要地描述如何用Verilog設計硬體。清單1給出了PWM的C代碼。
清單1：完全用軟體實現的位脈沖PWM控制器。
void
pwmTask(uint32_t pulse_width, uint32_t period)
{
uint32_t time_on=pulse_width;
uint32_t time_off=period-pulse_width;
while (1)
{
pwm_output=1;
sleep(time_on);
pwm_output=0;
sleep(time_off);
}
}
根據脈寬(pulse_width)和周期(period)參數值，計算出輸出為高電平和低電平的時間。接下來將輸出引腳置為高電平，並等待time_on設定的時間值之後，將輸出變為低電平，並等待time_off參數設定的時間值。下個周期再重復這樣的過程，並無限循環下去。
Verilog模塊
清單2給出了一個簡單的Verilog模塊，實現帶非同步復位功能的8位寬寄存器。寄存器的輸入「in」在時鍾的上升沿被賦值到輸出「out」，直到clr_n復位信號的下降沿到來(此時輸出將被賦值為0)。
清單2：實現帶非同步復位功能8位寬寄存器的Verilog編寫模塊。
mole simple_register(in, out, clr_n, clk, a);
//埠聲明
input
input
input [7:0]
input
output [7:0]
clr_n;
clk;
in;
a;
out;
//信號聲明
reg [7:0]
wire
out;
a;
//實現帶非同步清除的寄存器
always @(posedge clk or negedge clr_n)
begin
if (clr_n==0) // could also be written if (!clr_n)
out<=0;
else
out<=in;
end
//連續賦值
assign a=!out[0];
endmole
粗略地看Verilog與C語言有許多相似之處。分號用於結束每個語句，注釋符也是相同的(/* ... */和// 都是熟悉的)，運算符「＝＝」也用來測試相等性。Verilog的if..then..else語法與C語言的也非常相似，只是Verilog用關鍵字begin和end代替了C的大括弧。事實上，關鍵字begin和end對於單語句塊來說是可有可無的，就與C中的大括弧用法一樣。Verilog和C都對大小寫敏感。
當然，硬體和軟體的一個重要區別是它們的「運行」方式。硬體設計中用到的許多單元都是並行工作的。一旦設備電源開啟，硬體的每個單元就會一直處於運行狀態。雖然根據具體的控制邏輯和數據輸入，設備的一些單元可能不會改變它們的輸出信號，但它們還是一直在「運行」中。
相反，在同一時刻整個軟體設計中只有一小部分(即使是多軟體任務也只有一個任務)在執行。如果只有一個處理器，同一時間點只能有一條指令在執行。軟體的其它部分可以被認為處於休眠狀態，這與硬體有很大的不同。變數可能以一個有效值而存在，但大多數時間里它們都不在使用狀態。
軟硬體的不同行為會直接導致硬體和軟體代碼編程方式的不同。軟體是串列執行的，每一行代碼的執行都要等到前一行代碼執行完畢後才能進行(中斷的非線性或操作系統的命令除外)。
一個Verilog模塊的開頭是關鍵字mole，緊跟其後的是模塊名稱和埠列表，埠列表列出了該模塊用到的所有輸入輸出名稱。接下來是埠聲明部分。注意：所有的輸入輸出既出現在模塊第一行的埠列表中，也會出現在埠聲明(declaration)部分中。
在Verilog中有二種類型的內部信號用得比較多，它們是reg和wire。它們具有不同的功能。所有埠都有一個名稱相同且聲明為wire的信號。因此連線line被聲明為wire不是必要的。reg會保持上次的賦值，因此不需要每次都進行驅動。wire型信號用於非同步邏輯，有時也用來連接信號。因為reg可以保持上次的值，因此輸入不能被聲明為reg類型。在Verilog模塊中可以在任何時候非同步地將輸入改變為任何事件。reg和wire的主要區別是，reg類型的信號只能在過程塊(後面會談到)中賦值，而wire類型的信號只能在過程塊外賦值。這兩種信號類型都可以出現在過程塊內部和外部的賦值運算符右邊。
使用關鍵字reg並不一定意味著編譯器會創建一個寄存器，理解這一點是非常重要的。清單2的代碼中有一個reg類型8位寬的內部信號out。該模塊使用寄存器源於always模塊(過程塊的一種)的編程方式。值得注意的是，信號a是一個wire類型，因此只能在連續賦值(continuous assignment)語句中賦值，而reg類型的out信號只能在always塊中賦值。
always塊是過程塊的一種，僅在某種變化發生時用於更新信號。always語句圓括弧里的表達式組被稱為敏感列表，格式是：(表達式or表達式…)
只要敏感列表中的任何一個表達式值為真，always塊中的代碼就會被執行。Verilog中用於上升沿和下降沿的關鍵字分別是posedge和negedge。這二個關鍵字經常被用於敏感列表。在本例中，如果clk信號的上升沿或clr_n的下降沿信號發生時，always塊內部的語句就會被執行。
為了用好寄存器，輸出必須在時鍾的上升沿得到更新(下降沿也可以，但上升沿更常見些)。增加negedge clr_n會使寄存器在clr_n信號的下降沿復位。但並不是所有的敏感列表都會包含關鍵字posedge或negedge，因此在實際硬體中並不總是存在真實的寄存器。
always塊內的第一條語句判斷clr_n信號的上升沿有沒有發生。如果有，下一行代碼把out置為0。這些代碼行實現了寄存器的非同步復位功能。如果條件語句是：if(negedge clr_n and clk==1)，那麼該語句實現的就是基於時鍾的非同步復位。
讀者可能已經注意到，always塊中的賦值運算符與以關鍵字assign開頭的連續賦值語句中用到的運算符不一樣。"<="運算符用於非阻塞性(nonblocking)賦值，而"＝"運算符用於阻塞性(blocking)賦值。
在一組阻塞性賦值語句中，在下一個阻塞性賦值語句執行前需要計算並賦值第一個賦值語句。這一過程就象C語言中語句的順序執行。而非阻塞語句在執行時，所有賦值語句的右邊被同時計算和賦值。連續賦值語句必須使用阻塞賦值語句(否則編譯器會報錯)。
為了減少代碼出錯的概率，建議在順序邏輯(例如希望以寄存器方式實現的邏輯)always塊中的所有賦值語句使用非阻塞性賦值語句。大多數always塊應該使用非阻塞性賦值語句。如果always塊都是組合邏輯，那麼就需要使用阻塞性賦值語句。
PWM硬體
編寫存儲器映射硬體模塊的首要任務是以軟體方式決定寄存器映射圖。在PWM案例中，一般設計師希望能用軟體設置周期和脈寬。在硬體設計中用計數器統計系統時鍾周期數是非常容易的。因此要用到兩個寄存器，分別命名為pulse_width和period，並且都在時鍾周期內度量。表1給出了PWM的寄存器映射圖。
為了確定輸出信號，硬體可簡單地通過將period和pulse_width寄存器內容作為運行中的計數器保持的輸出。
接下來要為PWM選擇埠，大多數埠可以依據匯流排架構而定。表2提供了通用存儲器映射PWM的信號描述概要。通常為低電平有效的信號命名做法是在信號名上加「_n」，對於控制信號更是如此。表2中的write_n和clr_n信號就是低電平有效的信號(下降沿觸發)。
至此我們已經定義好了硬體模塊的介面，接下來就可以開始編寫Verilog代碼了。清單3給出了一個實現例子。
清單3：用Verilog實現的PWM硬體。
mole pwm (clk, write_data, cs, write_n, addr, clr_n, read_data, pwm_out);
input
input [31:0]
input
input
input
input
output [31:0]
output
clk;
write_data;
cs;
write_n;
addr;
clr_n;
read_data;
pwm_out;
reg [31:0]
reg [31:0]
reg [31:0]
reg
reg [31:0]
wire
period;
pulse_width;
counter;
off;
read_data;
period_en, pulse_width_en; //寫使能
// 定義period和pulse_width寄存器的內容
always @(posedge clk or negedge clr_n)
begin
if (clr_n==0)
begin
period<=32'h 00000000;
pulse_width<=32'h 00000000;
end
else
begin
if (period_en)
period<=write_data[31:0];
else
period<=period;
if (pulse_width_en)
pulse_width<=write_data[31:0];
else
pulse_width<=pulse_width;
end
end
// period和pulse_width寄存器的讀訪問
always @(addr or period or pulse_width)
if (addr == 0)
read_data=period;
else
read_data=pulse_width;
always @(posedge clk or negedge clr_n)
begin
if (clr_n==0)
counter<=0;
else
if (counter>=period-1)
counter<=0;
else
counter<=counter+1;
end
always @(posedge clk or negedge clr_n)
begin
if (clr_n==0)
off<=0;
else
if (counter>=pulse_width)
off <= 1;
else
if (counter==0)
off<=0;
else
off<=off;
end
assign period_en = cs & !write_n & !addr;
assign pulse_width_en = cs & !write_n & addr;
//PWM輸出
assign pwm_out=!off;
endmole
首先是埠說明，接著是內部信號說明。構成PWM軟體控制介面的存儲器映射型寄存器被聲明為reg。該代碼行只允許以32位的方式訪問這些存儲器映射型寄存器。如果需要8位或16位訪問，就必須將寄存器分割成4個8位寄存器，並增加位元組使能信號邏輯。用Verilog代碼實現這一功能是非常簡單的。always塊中已賦過值的所有信號都被聲明為reg類型。聲明為wire類型的信號是period和pulse_width寄存器寫入使能信號。這些信號使用連續賦值語句進行賦值。
5. 在線等單片機程序C語言注釋
不難啊，認真點，把拼音還有變數的英文翻譯出來，看下的話就知道了，看你貼的代碼，功能應該是獲取溫度，濕度，光照強度，然後串口列印的吧？，然後串口接收到的數據，通過digitalWrite控制個什麼，這個函數暫時看不出不知道做什麼。
6. 單片機C語言DS18B20
1.18b20跳過查詢序列號是因為一般都是單個應用，18b20隻是自帶唯一的ID，而不是唯一的地址，所以除非你用之前先把每個的ID讀出來存起來，否則是不能一線多個器件一起用的，也就是為什麼大多數都是直接skip掉，因為很少會採用它的那個多器件定址功能。
2.0xCC就是跳過序列號的命令，0x44就是啟動溫度轉換的命令，建議你看看18b20的datasheet。
3.NOP就是機器執行一下空指令，一般都是延遲用的，如果單片機是12MHz的標准51，一個NOP指令可以延遲1us。
7. 如何用c語言編寫程序讀取並顯示部分wireshark所抓得數據包內容
這個還是比較麻煩的
首先 你得知道wireshark包的具體結構
這個比較簡單 其實就是標準的網路數據包
然後 顯示的話 最簡單的 就是讀文件，顯示二進制數據。
再復雜一些 需要針對含義 做解析，這就需要你知道網路數據結構。 是一個很大工作量的事情
再做的好看一些，就是像wireshark那樣，有圖形目錄，包分析，解析，樹狀結構
如果你只是練手的話，可以找某類報文選擇幾種協議，或者就一種，做解析。
其它的類似。