㈠ 以前是學計算機的，學習c語言等等，現在學Verilog hdl 是不是很難，或者很不應該
不難的！verilog HDL和c 語法上有蠻多相似的，一個星期差不多就可以學會！但記住verilog HDL是硬體描述語言，要大腦中有電路，並且是並行執行的，而c語言是順序執行的！
我個人覺得很應該學啊，畢竟EDA是個很大的市場嘛!還有建議verilog 主要還是要結合CPLD,FPGA 實踐重要！
最後，祝你好運哈！
㈡ verilog和c語言誰更好學
verilog更難一些。
verilog是硬體描述語言，主要用於FPGA編程的。
㈢ verilog語言與C語言的區別
Verilog和C之間的區別
1、定義：
Verilog是用於模擬電子系統的硬體描述語言（HDL），而C是允許結構化編程的通用編程語
言。因此，這是Verilog和C之間的主要區別。
2、文件擴展名：
文件擴展名是Verilog和C之間的另一個區別.Verilog文件具有.v或.vh文件擴展名，而C文件具
有.c文件擴展名。
3、用法
Verilog有助於設計和描述數字系統，而C有助於構建操作系統，資料庫，編譯器，解釋器，網
絡驅動程序等。
Verilog是一種硬體描述語言（HDL），有助於描述網路交換機，微處理器，觸發器等數字系
統。因此，可以使用該語言描述數字系統的硬體。
C是一種支持結構化編程的高級通用編程語言。C語言的開發人員是Dennis Ritchie。它是許多
編程語言的基礎，如Python，Java等。程序員可以很容易地理解C程序，但計算機不理解它
們。因此，編譯器將C源代碼轉換為等效的機器代碼。計算機了解此機器代碼，並執行程序中
定義的任務。C程序的執行速度比基於解釋器的編程語言（如PHP，Python等）更快。
㈣ FPGA與軟體開發(c語言)前途比較
微處理器用C，FPGA用HDL，這個不用說了吧。
論演算法實現速度，FPGA肯定比微處理器快多了，因為FPGA可以算準每一個時鍾周期的任務，而微處理器執行C程序可能會浪費很多時鍾周期。
論演算法實現難度，如果放在幾年前，復雜演算法肯定不會用FPGA做，太麻煩了，C語言的順序設計思想則很方便許多，但現在隨著各個FPGA廠商推出DSP工具，用FPGA 實現復雜演算法倒簡單了很多，幾乎一行代碼不用寫，直接用圖形界面就設計完了，類似畫流程圖一樣。
說道門檻，用微處理器實現演算法，重點在演算法，而不是微處理器硬體，因為廠商會把微處理器各個硬體模塊做得更簡單、更好用，內嵌更多簡單的DSP器件，比如乘累加器、FFT模塊等，程序優化的自動化程度越來越高。FPGA則不同，你不僅要精通演算法，你還要知道怎麼樣用數字電路去搭建你的演算法，也就是說你要知道你寫的代碼生成的是怎麼樣的電路（行業里叫「綜合」，就是把代碼綜合成具體的數字電路），不同的數字電路形式，完成演算法的效率完全不一樣，所以說FPGA是硬體，不是純軟體，如果你是數字系統設計高手，你在設計FPGA的演算法前，都會直接畫出一個演算法的數字電路結構圖，然後照圖用HDL代碼去設計。當然，就像我前面說的，現在做演算法很多都用圖形界面了，不需要你寫代碼了，但你還是要懂FPGA內部硬體結構，這樣才能更好地實現你的演算法。
總的來說，FPGA入門容易，但提升就很難了，需要不斷地積累經驗，和嵌入式技術不同，FPGA在國內沒有多少人給你指點 。
㈤ verilog語言學好，可以做什麼
FPGA和CPLD目前廣泛用於電子晶元研發、航天和醫療事業，就業領域相對單一，需求量在下降，但是基於FPGA在航天領域的前景分析，不會被輕易淘汰。
學習Verilog，建議購買Xilinx和ALtera的開發板，或者結合項目進行有目的的學習，與C語言不同，Verilog是硬體語言，它的代碼是描述的一個電路，相當於畫電路圖，所以建議具備一定的數字電路知識，這樣學起來更快。參考書推薦基礎教材國外電子通信教材系列的（藍色封皮）那本書，那是譯本，很經典，其次就是特權同學編著的一些結合實踐的經驗著作。
㈥ 我是一個電氣工程及其自動化的學生,學Verilog語言對就業要好處不
Verilog是一種硬體描述語言，似乎是用來設計數字電路的吧，電氣專業應該不要求的。電氣專業本科主要是學C++或者C語言，這兩種語言用得比較多而且用處很廣，很重要。如果想多學一點，可以研究一下MATLAB，對做畢業設計和以後的發展都挺有用的，我也是電氣專業的，哈哈
㈦ verilog語言怎麼樣
Verilog HDL是一種硬體描述語言（HDL:Hardware Description Language），以文本形式來描述數字系統硬體的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能。
特點：Verilog的設計初衷是成為一種基本語法與C語言相近的硬體描述語言。這是因為C語言在Verilog設計之初，已經在許多領域得到廣泛應用，C語言的許多語言要素已經被許多人習慣。一種與C語言相似的硬體描述語言，可以讓電路設計人員更容易學習和接受。不過，Verilog與C語言還是存在許多差別。另外，作為一種與普通計算機編程語言不同的硬體描述語言，它還具有一些獨特的語言要素，例如向量形式的線網和寄存器、過程中的非阻塞賦值等。總的來說，具備C語言的設計人員將能夠很快掌握Verilog硬體描述語言。
Verilog HDL的最大特點就是易學易用，如果有C語言的編程經驗，可以在一個較短的時間內很快的學習和掌握，因而可以把Verilog HDL內容安排在與ASIC設計等相關課程內部進行講授，由於HDL語言本身是專門面向硬體與系統設計的，這樣的安排可以使學習者同時獲得設計實際電路的經驗。與之相比，VHDL的學習要困難一些。但Verilog HDL較自由的語法，也容易造成初學者犯一些錯誤，這一點要注意。
在我國所能接觸到的企業來講，應該是用Verilog語言多於用VHDL語言。
㈧ verilog HDL現在學有用嗎前景和應用領域呢。
我是電氣工程的博士生，事實證明，Verilog HDL有用。
首先要明確Verilog是硬體描述語言，在晶元上設計數字硬體系統，所以，第一，看你是不是對於硬體設計有需求，第二，是不是具備數字電路的扎實基礎。
Verilog並非程序語言，它不是在處理器上順序執行的；而是硬體語言，體現在晶元內邏輯單元之間的布局布線。
Verilog語法比較靈活，易上手，專業說法是跟VHDL相比不夠嚴謹（這一點目前仍未體會到）。
在應用上，FPGA亮點在於並行處理，用在自主開發通信介面、晶元前期設計，有比較明顯的優勢，一些高端的數字信號處理演算法也應當藉助FPGA實現。特別是現在的SOPC越來越強。Altera的晶元已經集成ARM。各種硬核軟和都可用，可以實現單晶元方案。
另外，工作崗位上，晶元設計、系統測試等方面都會用到。不過在航天領域還是VHDL用的多。
對於本科生，強烈建議學習Verilog，這會讓你在自主設計和實踐、就業中多一種選擇，有可能最後成為你的優勢。
㈨ 以前是學計算機的，學習c語言等等，現在學Verilog hdl 是不是很難，或者很不應該
以前是學計算機的，學習c語言等等，現在學Verilog hdl 是不是很難，或者很不應該？
希望做Verilog hdl方面的人指點迷津。
1.Verilog hdl方面工作前景怎麼樣？ 可以直接用人民幣來衡量。
寫verilog，說白了就是寫RTL代碼，基本可以做FPGA開發和IC設計驗證，入行門檻比較高，但當然收入也是比較好的。如果用RMB的話，我在北京，基本月收入稅前8000吧，我剛碩士畢業
2.做這方面的工作還需要學習哪些東西？
其他的知識，當然分深度和廣度了。廣度就是說，你需要對各種協議的東西，比如AMBA PCI等有所了解，最好知道點cmmb H264的知識，對工作更有幫助。在深度上，就是你描述電路的能力。（我不知道樓上是怎麼想的，RTL代碼怎麼可能和C差不多，RTL代碼都是always，都是並發的操作，而C是串列的，怎麼可能一樣？？記住，寫RTL代碼是在描述電路，不是在編程，永遠要想到自己code描述出來是怎麼樣一個電路，切記）
3.如果可以。。 用個例子說明，工作時要做哪些事情，（很多東西分工不？）我希望用最快的速度學好然後找工作。
我做的是IC，也就是晶元設計，我只能說說我這個方面的。系統架構，這個由演算法架構工程師做，我水平不夠。當架構大致定下來，就你負責的模塊，需要和其他模塊負責人商量介面，考慮實現方法，同時得注意timing，不要code寫好了，後端工程師根本就做不出來。code寫好，還得驗證，這又是一個行當，公司有專門做驗證的工程師，專門的環境，針對basic的，corner的，critical情況做case，驗證，還要跑很多random。做完這些，沒問題了，做DFT，還得咋做，做綜合，做後仿等，一環扣一環，反正硬體就是，經驗積累多了，失敗的多了，自然就牛了。。。呵呵
4.謝謝了，這關系個人前途。。。。
其他么，多看，多學，如果不做晶元設計，做FPGA開發，其實也差不多，手上最好有個開發板，多練練手，對了，我說的是數字前端哈，最好懂點模擬的知識，在出現問題的時候，方便debug，謝謝
有問題在聯系哈，祝你成功~~~
剛才剛回答，就貼過來了，有問題聯系哈~~~
㈩ 學c語言和verilog以後的就業方向分別是什麼，和單片機有什麼關系
verilog 以後搞fpga（可編程門陣列）就是嵌入式開發；c語言就是搞單片機，可以從事電子行業的軟體工程師，單片機程序可以用c來寫，也可以用匯編，用c比較簡單吧。