❶ 计算机组成原理题，要ROM4k*8位的，为啥选两片4k*4位，而不选2k*8位
本人学习不好，但就个人理解，理论上应该都可以。无非是一个采用并联（一个地址同时选2片4k*4存储芯片)，一个采用片选(一位地址线取0/1分别选取2个2k*8位）芯片的问题。
具体题目采用地址并联，个人可能是认为一位地址线片选需要在单个的非门前后取片选信号有时间延迟等其他问题。
理论上认为应该都可以
本人学习不好，请大家指正，您也不好当真，全当笑话而已。
❷ 什么是片选
对于一块集成电路，想让它开始工作，得给一个信号它（高电平或低电平），接收这一信号的引脚就叫片选端，
这一信号就叫片选信号，一般为cs，片选端收到合法的片选信号便进入工作状态，我们就可以对它进行写入或读出了。 bank和片选主要用于地址译码
1. bank可以理解为一片容量为X的存储芯片
2. 片选是芯片的使能芯片，0表示芯片不被选中，1表示选中
比如，系统有8M内存，分成8个bank(0~7)，每个容量为1M
那么片内地址使用20比特编码，片选地址使用3比特编码。
20~22比特连接到一个 3比特输入8比特输出的译码器，8个输出就是8个bank的片选信号( 000对应bank0，001对应bank1，以此类推）
这样就可以唯一确定一个地址
一个bank指一个插槽，这个插槽你可以接片外外设或RAM。
我接触过的ARM中，大部分的芯片上，每bank至多可以寻址32M。但是一般的ARM芯片至少也可以寻址256M，既在可8个bank内寻址。于是，8 个bank就要有8条片选线，7条片选线为高1条片选线为低时，7个bank处于高阻态，相当于断路，另外1个bank导通，可以寻址。
单片机学科词汇，可以理解成选片。很多芯片挂在同一总线上的时候，有一个信号来区别总线上的数据和地址由哪个芯片来处理，这个信号就叫做片选信号 CS（chip select）。片选这个词即由此而来，指通过设置跳线,利用与门、或门、非门的组合来决定到底是哪几部分进入工作状态。
片选信号一般是在划分地址空间时，由逻辑电路产生的。在数字电路设计中，一般开路输入管脚呈现为高电平，因此片选信号绝大多数情况下是一个低电平。
可编程接口芯片都有一个片选开关，通常以CE(———)或CS(———)表示，只有当该输入端处于有效电平，接口芯片才进入电路工作状态，实现数据的输入输出。片选端通常以AO地址译码器的输出端相连，因此片选也是由指定的AO地址选中该接口芯片，以使其进入电路工作状态的过程。
存储芯片的片选
存储器往往要是由一定数量的芯片构成的。
CPU 要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为字选。片内的字选是由CPU送出的N条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端，而存储芯片的片选信号则大多是通过高位地址译码后产生的。
线选法：线选法就是用除片内寻址外的高位地址线直接分别接至各个存储芯片的片选端，当某地址线信息为0时，就选中与之对应的存储芯片。这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效，这样才能保证每次只选中一个芯片。线选法不能充分利用系统的存储器空间，把地址空间分成了相互隔离的区域，给编程带来了一定困难全译码法：全译码法将除片内寻址外的全部高位地址线都作为地址译码器的输入，译码器的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。全译码法的优点是每片芯片的地址范围是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高
部分译码法：所谓部分译码法即用除片内寻址外的高位地址的一部分来译码产生片选信号，部分译码法会产生地址重叠。
片选，很多芯片挂在同一总线上的时候，有一个信号来区别总线上的数据和地址由哪个芯片来处理，这个信号就叫做片选信号CS（chip select）。片选这个词即由此而来，指通过设置跳线，利用与门、或门、非门的组合来决定到底是哪几部分进入工作状态。
片选信号一般是在划分地址空间时，由逻辑电路产生的。在数字电路设计中，一般开路输入管脚呈现为高电平，因此片选信号绝大多数情况下是一个低电平。
❸ 为单片机拓展外部程序存储器时，多片ROM芯片的容量不同如何拓展
拓展外部存储器，通常都会选择相同容量的芯片，因为这样构建译码电路会比较简单。如果因一些特殊需要，必须使不同容量的器件，那要看扩展的存储空间是否要求连接的地址。若必须是连接地址，地址译码电路比较复杂，适合采用CPLD或FPGA等可编程器件来实现。如果每片扩展存储器之间，并不要求连续地址，也可考虑按最大容量器件的地址范围来设计译码。
❹ 微机原理总的存储器字扩展问题
存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种情况。
1、位扩展
位扩展是指存储芯片的字（单元）数满足要求而位数不够，需对每个存储单元的位数进行扩展。
例： 用 1K × 4 的 2114 芯片构成 lK × 8 的存储器系统。
分析： 每个芯片的容量为 1K ，满足存储器系统的容量要求。但由于每个芯片只能提供 4 位数据，故需用 2 片这样的芯片，它们分别提供 4 位数据至系统的数据总线，以满足存储器系统的字长要求。
设计要点 ：
(1) 将每个芯片的 10 位（1k=2^10）地址线按引脚名称一一并联，按次序逐根接至系统地址总线的低 10 位。
(2) 数据线则按芯片编号连接，1 号芯片的 4 位数据线依次接至系统数据总线的 D0 -D3 ， 2 号芯片的 4 位数据线依次接至系统数据总线的 D4 -D7 。
(3) 两个芯片的 端并在一起后接至系统控制总线的存储器写信号（如 CPU 为 8086/8088，也可由 和 ／M 或 IO / 组合来承担）
(4) 引脚分别并联后接至地址译码器的输出，而地址译码器的输入则由系统地址总线的高位来承担。
当存储器工作时，系统根据高位地址的译码同时选中两个芯片，而地址码的低位也同时到达每一个芯片，从而选中它们的同一个单元。在读/写信号的作用下，两个芯片的数据同时读出，送上系统数据总线，产生一个字节的输出，或者同时将来自数据总线上的字节数据写入存储器。
2 、字扩充
字扩展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。
例 ： 用 2K × 8 的 2716 A存储器芯片组成 8K × 8 的存储器系统
分析：
由于每个芯片的字长为 8 位，故满足存储器系统的字长要求。但由于每个芯片只能提供 2K 个存储单元，故需用 4 片这样的芯片，以满足存储器系统的容量要求。
设计要点 ： 同位扩充方式相似。
(1) 先将每个芯片的 11(2* 2^10) 位地址线按引脚名称一一并联，然后按次序逐根接至系统地址总线的低 11 位。
(2) 将每个芯片的 8 位数据线依次接至系统数据总线的 D0 -D7 。
(3) 两个芯片的 端并在一起后接至系统控制总线的存储器读信号（这样连接的原因同位扩充方式），
(4) 它们的 引脚分别接至地址译码器的不同输出，地址译码器的输入则由系统地址总线的高位来承担。
当存储器工作时，根据高位地址的不同，系统通过译码器分别选中不同的芯片，低位地址码则同时到达每一个芯片，选中它们的相应单元。在读信号的作用下，选中芯片的数据被读出，送上系统数据总线，产生一个字节的输出。
3 、同时进行位扩充与字扩充
存储器芯片的字长和容量均不符合存储器系统的要求，需要用多片这样的芯片同时进行位扩充和字扩充，以满足系统的要求。
例 ： 用 1K × 4 的 2114 芯片组成 2K × 8 的存储器系统
分析： 由于芯片的字长为 4 位，因此首先需用采用位扩充的方法，用两片芯片组成 1K × 8 的存储器。再采用字扩充的方法来扩充容量，使用两组经过上述位扩充的芯片组来完成。
设计要点 ： 每个芯片的 10 根地址信号引脚宜接接至系统地址总线的低 10 位，每组两个芯片的 4 位数据线分别接至系统数据总线的高 / 低四位。地址码的 A 10 、 A 11 经译码后的输出，分别作为两组芯片的片选信号，每个芯片的 控制端直接接到 CPU 的读 / 写控制端上，以实现对存储器的读 / 写控制。
当存储器工作时，根据高位地址的不同，系统通过译码器分别选中不同的芯片组，低位地址码则同时到达每一个芯片组，选中它们的相应单元。在读 / 写信号的作用下，选中芯片组的数据被读出，送上系统数据总线，产生一个字节的输出，或者将来自数据总线上的字节数据写入芯片组。
❺ 关于存储字，存储芯片的问题
为什么每次读出一个存储字，需要选中其中的 8 片？
64k 乘 8 以及 16k 乘 1 的具体含义是什么？
一块芯片，xxx乘 1，只能存放一位数。
而，xxx 乘 8，是 8 位数，这就需要用 8 片“乘 1”的芯片，同时存放。
八片 16k 乘 1 的芯片，即可构成16k 乘 8 的存储能力。
再乘以四，（即四组），即可构成 64k 乘 8 的存储能力。
不懂可追问。
别忘了采纳。
❻ 存储器的扩展方式哪三种
存储器的扩展方式有字扩展、位扩展、字位同时扩展。存储器芯片与单片机扩展连接具有共同的规律。即不论何种存储器芯片，其引脚都呈三总线结构，与单片机连接都是三总线对接。另外，电源线接电源线，地线接地线。
目前生产的存储器芯片容量有限，在字数或字长方面与实际存储器要求有所差距，所以要在字向与位向两方面进行扩充，才能满足实际存储器的要求。
cpu对存储器进行读写操作时，首先由地址总线给出地址信号，然后再发出有关进行读操作与写操作的控制信号，最后在数据总线上进行信息交换。
(6)同时选中多片存储芯片扩展阅读：
存储器的扩展技术：
总片数=总容量/(容量/片)。
例：存储器容量为8K×8b，若选用2114芯片(1K×4b)，则需要的芯片数为：(8K×8b)/(1K×4b)=16(片)。
（1）位扩展。
只在位数方向扩展(加大字长)，而芯片的字数和存储器的字数是一致的。即b前面不一样，K前面保持一样。
例：用64K×1b的SRAM芯片组成64K×8b的存储器，所需芯片数为：(64K×8b)/(64K×1b)=8(片)。
位扩展的关键就是将两个存储芯片当成一个存储芯片来用，让两个存储芯片同时工作，同时被选中，同时做读操作，同时做写操作，要想保证同时，就是把两个芯片的片选，用相同的信号进行连接。
（2）字扩展。
仅在字数方向扩展，而位数不变。即K前面不一样，b前面保持一样。
例：用16K×8b的SRAM组成以64K×8b的存储器，所需芯片数为：(64K×8b)/(16K×8b)=4(片)。
（3）字和位同时扩展。
参考资料来源：网络-位扩展
参考资料来源：网络-字扩展
❼ 由存储芯片构成存储器时,怎样确定需要多少芯片
确定芯片数量的方法：
芯片数量≥存储器容量/存储芯片容量。比如构成32K存储器模块，需要4K×8芯片的数量是：
n≥(32K*8)/(4K*8)=8片，所以选择8片即可。
存储器是现代信息技术中用于保存信息的记忆设备。其概念很广，有很多层次，在数字系统中，只要能保存二进制数据的都可以是存储器；在集成电路中，一个没有实物形式的具有存储功能的电路也叫存储器，如RAM、FIFO等；在系统中，具有实物形式的存储设备也叫存储器，如内存条、TF卡等。
❽ 问：什么是位扩展，什么是字扩展
存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种情况。1、位扩展位扩展是指存储芯片的字（单元）数满足要求而位数不够，需对每个存储单元的位数进行扩展。例：用1K×4的2114芯片构成lK×8的存储器系统。分析：每个芯片的容量为1K，满足存储器系统的容量要求。但由于每个芯片只能提供4位数据，故需用2片这样的芯片，它们分别提供4位数据至系统的数据总线，以满足存储器系统的字长要求。设计要点：(1)将每个芯片的10位（1k=2^10）地址线按引脚名称一一并联，按次序逐根接至系统地址总线的低10位。(2)数据线则按芯片编号连接，1号芯片的4位数据线依次接至系统数据总线的D0-D3，2号芯片的4位数据线依次接至系统数据总线的D4-D7。(3)两个芯片的端并在一起后接至系统控制总线的存储器写信号（如CPU为8086/8088，也可由和／M或IO/组合来承担）(4)引脚分别并联后接至地址译码器的输出，而地址译码器的输入则由系统地址总线的高位来承担。当存储器工作时，系统根据高位地址的译码同时选中两个芯片，而地址码的低位也同时到达每一个芯片，从而选中它们的同一个单元。在读/写信号的作用下，两个芯片的数据同时读出，送上系统数据总线，产生一个字节的输出，或者同时将来自数据总线上的字节数据写入存储器。2、字扩充字扩展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。例：用2K×8的2716A存储器芯片组成8K×8的存储器系统分析：由于每个芯片的字长为8位，故满足存储器系统的字长要求。但由于每个芯片只能提供2K个存储单元，故需用4片这样的芯片，以满足存储器系统的容量要求。设计要点：同位扩充方式相似。(1)先将每个芯片的11(2*2^10)位地址线按引脚名称一一并联，然后按次序逐根接至系统地址总线的低11位。(2)将每个芯片的8位数据线依次接至系统数据总线的D0-D7。(3)两个芯片的端并在一起后接至系统控制总线的存储器读信号（这样连接的原因同位扩充方式），(4)它们的引脚分别接至地址译码器的不同输出，地址译码器的输入则由系统地址总线的高位来承担。当存储器工作时，根据高位地址的不同，系统通过译码器分别选中不同的芯片，低位地址码则同时到达每一个芯片，选中它们的相应单元。在读信号的作用下，选中芯片的数据被读出，送上系统数据总线，产生一个字节的输出。3、同时进行位扩充与字扩充存储器芯片的字长和容量均不符合存储器系统的要求，需要用多片这样的芯片同时进行位扩充和字扩充，以满足系统的要求。例：用1K×4的2114芯片组成2K×8的存储器系统分析：由于芯片的字长为4位，因此首先需用采用位扩充的方法，用两片芯片组成1K×8的存储器。再采用字扩充的方法来扩充容量，使用两组经过上述位扩充的芯片组来完成。设计要点：每个芯片的10根地址信号引脚宜接接至系统地址总线的低10位，每组两个芯片的4位数据线分别接至系统数据总线的高/低四位。地址码的A10、A11经译码后的输出，分别作为两组芯片的片选信号，每个芯片的控制端直接接到CPU的读/写控制端上，以实现对存储器的读/写控制。当存储器工作时，根据高位地址的不同，系统通过译码器分别选中不同的芯片组，低位地址码则同时到达每一个芯片组，选中它们的相应单元。在读/写信号的作用下，选中芯片组的数据被读出，送上系统数据总线，产生一个字节的输出，或者将来自数据总线上的字节数据写入芯片组。
❾ 常用存储器片选控制方法有哪几种它们各有什么优缺点
行选择，部分解码，全部解码。
线路选择电路简单，但会造成地址Z栈、空间利用率低和特定编程不宜编织。
全译码具有较高的芯片利用率和无地址栈，但电路比选线方法复杂得多。
部分译码介于两者之间，也可以产生一定程度的地址栈，但存在一个相对相邻的地址空间。
(9)同时选中多片存储芯片扩展阅读
存储器是用来存储程序和各种数据信息的存储器。记忆可分为两类：初级记忆（简称初级记忆或BAI）和辅助记忆（简称辅助记忆或外部记忆）。它是主存，直接与CPU交换信息。
在主存储器中收集存储单元的载体称为存储体。存储器中的每个单元都可以保存由二进制代码表示的一串信息。信息的总比特数称为存储单元的字长。存储单元的地址与存储在其中的信息相对应。存储单元的位置只有一个固定地址，存储在其中的信息可以被替换。
❿ 常用存储器片选控制方法有哪几种
存储器往往要是由一定数量的芯片构成的。CPU要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为字选。片内的字选是由CPU送出的N条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端，而存储芯片的片选信号则大多是通过高位地址译码后产生的。线选法：线选法就是用除片内寻址外的高位地址线直接分别接至各个存储芯片的片选端，当某地址线信息为0时，就选中与之对应的存储芯片。这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效，这样才能保证每次只选中一个芯片。线选法不能充分利用系统的存储器空间，把地址空间分成了相互隔离的区域，给编程带来了一定困难全译码法：全译码法将除片内寻址外的全部高位地址线都作为地址译码器的输入，译码器的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。全译码法的优点是每片芯片的地址范围是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高部分译码法：所谓部分译码法即用除片内寻址外的高位地址的一部分来译码产生片选信号，部分译码法会产生地址重叠。