Ⅰ 联想存储DE2000H默认用户名和密码
摘要 联想v3700 存储
Ⅱ 选用2764 EPROM 存储芯片，设计一个64KB的程序存储器，写出设计步骤…
4.2参见p.106-107
总线操作指的是发生在总线上的某些特定操作，总线周期指的是完成一次特定总线操作所需的时间。对8088而言其典型的总线周期由 4个T状态组成。PC/XT所采用的时钟频率为4.77MHz，每个T状态的持续时间为210ns。如果CLK引脚接5MHz的时钟信号，那么每个T状态的持续时间为200ns。
4.4解答：
当8088进行读写存储器或I/O接口时，如果存储器或I/O接口无法满足CPU的读写时序（来不及提供或读取数据时），需要CPU插入等待状态TW。（在T3前沿检测Ready信号，若无效则插入TW 。）
具体在读写总线周期的T3和T4之间插入TW。
4.6参见p.99，p.110
8088的某些输出线有三种状态：高电平、低电平、悬空(高阻态)，称为三态能力。在高阻状态，CPU放弃其了对该引脚的控制权，由连接它的设备接管。
具有三态能力的引脚有：AD7~AD0，A15~A8，A19/S6~A16/S3，ALE，IO/M*，WR*，RD*，DEN*，DT/R*。
4.11
总线周期 IO/M* WR* RD*
存储器读 低 高 低
存储器写 低 低 高
I/O读 高 高 低
I/O写 高 低 高
4.12 答：
取该指令时引发存储器读总线操作。执行该指令时引发I/O读总线操作。（时序图略）
4.13 8088系统最小组态下，对指令ADD [2000H]，AX （长度3B）。
答：取该指令时需要3个总线周期，均为存储器读周期。
执行该指令时需要4个总线周期，2个为存储器读总线周期（读出字操作数参与运算），2个为存储器写总线周期（保存16位运算结果）。
4.15 参见p.106图
74LS373 的G为电平锁存引脚，控制选通且转为无效时锁存数据。
OE* 输出允许引脚，信号来自ALE。
4.16 参见p.106图
数据收发器74LS245 是8位双向缓冲器，G*控制端为低电平有效，可传输数据；DIR控制导通方向：DIR＝1，A→B；DIR＝0，A←B。
4.17 参见p.111-112
归纳为：1、8086数据总线变为16位，数据地址线复用为AD15~AD0。
2、8086指令队列程度变为6字节长，当有2个字节空才取下一指令。
3、8088引脚IO/M* ，8086变为M/IO*；
4、引脚SS0* 变为BHE*/S7，BHE* 的作用是使D15~D8有效。
5、8086存储器组织为奇偶分块，偶地址取字只要读1次，奇地址取字需要读两次。
6、I/O端口大都采用偶地址，目的是引导8位数据到低8位总线AD7~AD0上，以提高效率。
=========================
5.1
Cache、主存和辅存的作用——参见 p.120～121
虚拟存储器——参见p.121
在CPU看来，访问主存和访问辅存有什么不同？
访问主存：通过存储器访问机器指令，按字随机访问。
访问辅存：通过操作系统，按块顺序访问。
5.2 在半导体存储器中，RAM指的是 随机存取存储器 ，它可读可写，但断电后信息一般会 丢失 ；而ROM指的是 只读存储器 ，正常工作时只能从中 读取 信息，但断电后信息 不会丢失 。以EPROM芯片2764为例，其存储容量为8K×8位，共有 8 条数据线和 13 条地址线。用它组成64KB的ROM存储区共需 8 片2764芯片。
5.4 一个容量为4K×4位的假想RAM存储芯片，他应该有多少根地址线引脚和多少根数据线引脚？如果让你来进行设计，那么它还需要哪些控制引脚？这些引脚分别起什么样的控制作用？
解答：
4K×4的芯片应该有12根地址线引脚和4根数据线引脚。
控制引脚应该有：
读取信号OE*：有效时，表示读取存储单元的数据
写入信号WE*：有效时，表示将数据写入存储单元
片选信号CS*：有效时，表示选中该芯片，可以进行读写操作。
5.7 什么是存储芯片的位扩充和地址扩充?采用静态RAM的芯片2114（1K*4位）或动态RAM的芯片4116（16K*1位）来组成32KB的RAM存储区，请问各需要多少芯片？在位方向和地址方向各需要进行什么样的扩充？
解答：（参见p.140） 使用多个芯片来扩充存储数据位的宽度，称为位扩充。
采用多个芯片在地址方向上进行扩充，称为地址扩充或字扩充。
用SRAM 2114组成32KBRAM存储区：2片为一组，得1KB，所以组成32KB就要32组，共需要64片SRAM 2114。
用DRAM 4116组成32KBRAM存储区：8片为一组，得16KB，所以组成32KB只要2组，共需要16片DRAM 4116。
机床作为机械制造业的重要基础装备，它的发展一直引起人们的关注，由于计算机技术的兴起，促使机床的控制信息出现了质的突破，导致了应用数字化技术进行柔性自动化控制的新一代机床－数控机床的诞生和发展。计算机的出现和应用，为人类提供了实现机械加工工艺过程自动化的理想手段。随着计算机的发展，数控机床也得到迅速的发展和广泛的应用，同时使人们对传统的机床传动及结构的概念发生了根本的转变。数控机床以其优异的性能和精度、灵捷而多样化的功能引起世人瞩目，并开创机械产品向机电一体化发展的先河。 数控机床是以数字化的信息实现机床控制的机电一体化产品，它把刀具和工件之间的相对位置，机床电机的启动和停止，主轴变速，工件松开和夹紧，刀具的选择，冷却泵的起停等各种操作和顺序动作等信息用代码化的数字记录在控制介质上，然后将数字信息送入数控装置或计算机，经过译码，运算，发出各种指令控制机床伺服系统或其它的执行元件，加工出所需的工件。 数控机床与普通机床相比，其主要有以下的优点： 1. 适应性强，适合加工单件或小批量的复杂工件； 在数控机床上改变加工工件时，只需重新编制新工件的加工程序，就能实现新工件加工。 2. 加工精度高； 3. 生产效率高； 4. 减轻劳动强度，改善劳动条件； 5. 良好的经济效益； 6. 有利于生产管理的现代化。 数控机床已成为我国市场需求的主流产品，需求量逐年激增。我国数控机机床近几年在产业化和产品开发上取得了明显的进步，特别是在机床的高速化、多轴化、复合化、精密化方面进步很大。但是，国产数控机床与先进国家的同类产品相比，还存在差距，还不能满足国家建设的需要。 我国是一个机床大国，有三百多万台普通机床。但机床的素质差，性能落后，单台机床的平均产值只有先进工业国家的1/10左右，差距太大，急待改造。 旧机床的数控化改造，顾名思义就是在普通机床上增加微机控制装置，使其具有一定的自动化能力，以实现预定的加工工艺目标。 随着数控机床越来越多的普及应用，数控机床的技术经济效益为大家所理解。在国内工厂的技术改造中，机床的微机数控化改造已成为重要方面。许多工厂一面购置数控机床一面利用数控、数显、PC技术改造普通机床，并取得了良好的经济效益。我国经济资源有限，国家大，机床需要量大，因此不可能拿出相当大的资金去购买新型的数控机床，而我国的旧机床很多，用经济型数控系统改造普通机床，在投资少的情况下，使其既能满足加工的需要，又能提高机床的自动化程度，比较符合我国的国情。 1984年，我国开始生产经济型数控系统，并用于改造旧机床。到目前为止，已有很多厂家生产经济型数控系统。可以预料，今后，机床的经济型数控化改造将迅速发展和普及。所以说，本毕业设计实例具有典型性和实用性。 第二章 总体方案的设计 2.1 设计任务 本设计任务是对CA6140普通车床进行数控改造。利用微机对纵、横向进给系统进行开环控制，纵向（Z向）脉冲当量为0.01mm/脉冲，横向（X向）脉冲当量为0.005mm/脉冲，驱动元件采用步进电机，传动系统采用滚珠丝杠副，刀架采用自动转位刀架。 2.2 总体方案的论证 对于普通机床的经济型数控改造，在确定总体设计方案时，应考虑在满足设计要求的前提下，对机床的改动应尽可能少，以降低成本。 （1）数控系统运动方式的确定 数控系统按运动方式可分为点位控制系统、点位直线控制系统、连续控制系统。由于要求CA6140车床加工复杂轮廓零件，所以本微机数控系统采用两轴联动连续控制系统。 （2）伺服进给系统的改造设计 数控机床的伺服进给系统有开环、半闭环和闭环之分。 因为开环控制具有结构简单、设计制造容易、控制精度较好、容易调试、价格便宜、使用维修方便等优点。所以，本设计决定采用开环控制系统。 （3）数控系统的硬件电路设计 任何一个数控系统都由硬件和软件两部分组成。硬件是数控系统的基础，性能的好坏直接影响整体数控系统的工作性能。有了硬件，软件才能有效地运行。 在设计的数控装置中，CPU的选择是关键，选择CPU应考虑以下要素： 1. 时钟频率和字长与被控对象的运动速度和精度密切相关； 2. 可扩展存储器的容量与数控功能的强弱相关； 3. I/O口扩展的能力与对外设控制的能力相关。 除此之外，还应根据数控系统的应用场合、控制对象以及各种性能、参数要求等，综合起来考虑以确定CPU。在我国，普通机床数控改造方面应用较普遍的是Z80CPU和MCS-51系列单片机，主要是因为它们的配套芯片便宜，普及性、通用性强，制造和维修方便，完全能满足经济型数控机床的改造需要。本设计中是以MCS-51系列单片机，51系列相对48系列指令更丰富，相对96系列价格更便宜，51系列中，是无ROM的8051，8751是用EPROM代替ROM的8051。目前，工控机中应用最多的是8031单片机。本设计以8031芯片为核心，增加存储器扩展电路、接口和面板操作开关组成的控制系统。 2.3 总体方案的确定 经总体设计方案的论证后，确定的CA6140车床经济型数控改造示意图如图所示。CA6140车床的主轴转速部分保留原机床的功能，即手动变速。车床的纵向（Z轴）和横向（X轴）进给运动采用步进电机驱动。由8031单片机组成微机作为数控装置的核心，由I/O接口、环形分配器与功率放大器一起控制步进电机转动，经齿轮减速后带动滚珠丝杠转动，从而实现车床的纵向、横向进给运动。刀架改成由微机控制的经电机驱动的自动控制的自动转位刀架。为保持切削螺纹的功能，必须安装主轴脉冲发生器，为此采用主轴靠同步齿形带使脉冲发生器同步旋转，发出两路信号：每转发出的脉冲个数和一个同步信号，经隔离电路以及I/O接口送给微机。如图2－1所示： 第三章 微机数控系统硬件电路设计 3.1微机数控系统硬件电路总体方案设计 本系统选用8031CPU作为数控系统的中央处理机。外接一片2764EPROM，作为监控程序的程序存储器和存放常用零件的加工程序。再选用一片6264RAM用于存放需要随机修改的零件程序、工作参数。采用译码法对扩展芯片进行寻址，采用74LS138译码器完成此功能。8279作为系统的输入输出口扩展，分别接键盘的输入、输出显示，8255接步进电机的环形分配器，分别并行控制X轴和Z轴的步进电机。另外，还要考虑机床与单片机之间的光电隔离，功率放大电路等。其硬件框图如图3－1所示： 图3－2 8031芯片内部结构图 各引脚功能简要介绍如下： ⒈ 源引脚 VSS：电源接地端。 VCC：＋5V电源端。 ⒉ 输入/输出（I/O）口线 8031单片机有P0、P1、P2、P3 4个端口，每个端口8根I/O线。当系统扩展外部存储器时，P0口用来输出低8位并行数据，P2口用来输出高8位地址，P3口除可作为一个8位准双向并行口外，还具有第二功能，各引脚第二功能定义如下： P3.0 RXD：串行数据输入端。 P3.1 TXD：串行数据输出端 P3.2 INT0：外部中断0请求信号输入端。 P3.3 INT1：外部中断1请求信号输入端。 P3.4 T0：定时器/计数器0外部输入端 P3.5 T1：定时器/计数器1外部输入端 P3.6 WR：外部数据存储器写选通。 P3.7 RD：外部数据存储器读选通。 在进行第二功能操作前，对第二功能的输出锁存器必须由程序置1。 ⒊ 信号控制线 RST/VPD：RST为复位信号线输入引脚，在时钟电路工作以后，该引脚上出现两个机器周期以上的高电平，完成一次复位操作。 8031单片机采用两种复位方式：一种是加电自动复位，另一种为开关复位。 ALE/PROG：ALE是地址锁存允许信号。它的作用是把CPU从P0口分时送出的低8位地址锁存在一个外加的锁存器中。 ：外部程序存储器读选通信号。当其为低电平时有效。
VPP：当EA为高电平且PC值小于0FFFH时CPU执行内部程序存储器中的程序。当EA为低电平时，CPU仅执行外部程序存储器中的程序。 XTAL1：震荡器的反相放大器输入，使用外部震荡器时必须接地； XTAL2：震荡器的反相放大器输出，使用外部震荡器时，接收外围震荡信号； （2）片外三总线结构 单片机在实际应用中，常常要扩展外部存储器、I/O口等。单片机的引脚，除了电源、复位、时钟输入以及用户I/O口外，其余的引脚都是为了实现系统扩展而设置的，这些引脚构成了三总线形式： ⒈ 地址总线AB 地址总线宽度为16位。因此，外部存储器直接寻址范围为64KB。由P0口经地址锁存器提供16位地址总线的低8位地址（A7～A0），P2口直接提供高8位地址（A15～A8）。 ⒉ 数据总线DB 数据总线宽度为8位，由P0口提供。 ⒊ 控制总线CB 控制总线由第二功能状态下的P3口和4根独立的控制线RST、EA、ALE和PSEN组成。其引脚图如图3－3所示： 3.1.2 8255A可编程并行I/O口扩展芯片 8255A可编程并行I/O口扩展芯片可以直接与MCS系列单片机系统总线连接，它具有三个8位的并行I/O口，具有三种工作方式，通过编程能够方便地采用无条件传送、查询传送或中断传送方式完成CPU与外围设备之间的信息交换。8255A的结构及引脚功能： 1、 8255A的结构 8255A的内部结构如图3－4所示。其中包括三个8位并行数据I/O端口，二个工作方式控制电路，一个读/写控制逻辑电路和一个8位数据总线缓冲器。各部分功能介绍如下： （1） 三个8位并行I/O端口A、B、C A口：具有一个8位数据输出锁存/缓冲器和一个8位数据输入锁存器。可编程为8位输入、或8位输出、或8位双向寄存器。B口：具有一个8位数据输出锁存/缓冲器和一个8位输入或输出寄存器，但不能双向输入/输出。C口：具有一个8位数据输出锁存/缓冲器和一个8位数据输入缓冲器，C口可分作两个4位口，用于输入或输出，也可作为A口和B口选通方式工作时的状态控制信号。 （2） 工作方式控制电路 A、B两组控制电路把三个端口分成A、B两组，A组控制A口各位和C口高四位，B组控制B口各位和C口低四位。两组控制电路各有一个控制命令寄存器，用来接收由CPU写入的控制字，以决定两组端口的工作方式。也可根据控制字的要求对C口按位清“0”或置“1”。 （3） 读/写控制逻辑电路 它接收来自CPU的地址信号及一些控制信号，控制各个口的工作状态。 （4） 数据总线缓冲器 它是一个三态双向缓冲器，用于和系统的数据总线直接相连，以实现CPU和8255A之间信息的传送。
Ⅲ 单片机4个并行I/O口的功能和使用注意事项
p0是双向数据口用作数据传输和低位地址输出，P1-P3有内部上接电阻，叫准双向口，P1无特殊功能，P2可输出高位地址，P3有特殊功能，如中断，计数等
8051单片机I/O引脚工作原理
一、P0端口的结构及工作原理
P0端口8位中的一位结构图见下图：
由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。
下面，我们先就组成P0口的每个单元部份跟大家介绍一下：
先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为‘读引脚’的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。
D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。
对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。
多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。
输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。
与门、与非门：这两个单元电路的逻辑原理我们在第四课数字及常用逻辑电路时已做过介绍，不明白的同学请回到第四节去看看。
前面我们已将P0口的各单元部件进行了一个详细的讲解，下面我们就来研究一下P0口做为I/O口及地址/数据总线使用时的具体工作过程。
1、作为I/O端口使用时的工作原理
P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），看上图中的线线部份，多路开关的控制信号同时与与门的一个输入端是相接的，我们知道与门的逻辑特点是“全1出1，有0出0”那么控制信号是0的话，这时与门输出的也是一个0（低电平），与让的输出是0，V1管就截止，在多路控制开关的控制信号是0（低电平）时，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。
P0口用作I/O口线，其由数据总线向引脚输出（即输出状态Output）的工作过程：当写锁存器信号CP 有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。前面我们已讲了，当多路开关的控制信号为低电平0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。
下图就是由内部数据总线向P0口输出数据的流程图（红色箭头）。
P0口用作I/O口线，其由引脚向内部数据总线输入（即输入状态Input）的工作过程：
数据输入时（读P0口）有两种情况
1、读引脚
读芯片引脚上的数据，读引脚数时，读引脚缓冲器打开（即三态缓冲器的控制端要有效），通过内部数据总线输入，请看下图（红色简头）。
2、读锁存器
通过打开读锁存器三态缓冲器读取锁存器输出端Q的状态，请看下图（红色箭头）：
在输入状态下，从锁存器和从引脚上读来的信号一般是一致的，但也有例外。例如，当从内部总线输出低电平后，锁存器Q＝0，Q非＝1，场效应管T2开通，端口线呈低电平状态。此时无论端口线上外接的信号是低电乎还是高电平，从引脚读入单片机的信号都是低电平，因而不能正确地读入端口引脚上的信号。又如，当从内部总线输出高电平后，锁存器Q＝1，Q非＝0，场效应管T2截止。如外接引脚信号为低电平，从引脚上读入的信号就与从锁存器读入的信号不同。为此，8031单片机在对端口P0一P3的输入操作上，有如下约定：为此，8051单片机在对端口P0一P3的输入操作上，有如下约定：凡属于读-修改-写方式的指令，从锁存器读入信号，其它指令则从端口引脚线上读入信号。
读-修改-写指令的特点是，从端口输入(读)信号，在单片机内加以运算(修改)后，再输出(写)到该端口上。下面是几条读--修改-写指令的例子。
这样安排的原因在于读-修改-写指令需要得到端口原输出的状态，修改后再输出，读锁存器而不是读引脚，可以避免因外部电路的原因而使原端口的状态被读错。
P0端口是8031单片机的总线口，分时出现数据D7一D0、低8位地址A7一AO，以及三态，用来接口存储器、外部电路与外部设备。P0端口是使用最广泛的I／O端口。
2、作为地址/数据复用口使用时的工作原理
在访问外部存储器时P0口作为地址/数据复用口使用。
这时多路开关‘控制’信号为‘1’，‘与门’解锁，‘与门’输出信号电平由“地址/数据”线信号决定；多路开关与反相器的输出端相连，地址信号经“地址/数据”线→反相器→V2场效应管栅极→V2漏极输出。
例如：控制信号为1，地址信号为“0”时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。请看下图（兰色字体为电平）：
反之，控制信号为“1”、地址信号为“1”，“与门”输出为高电平，V1管导通；反相器输出低电平，V2管截止，输出引脚的地址信号为高电平。请看下图（兰色字体为电平）：
可见，在输出“地址/数据”信息时，V1、V2管是交替导通的，负载能力很强，可以直接与外设存储器相连，无须增加总线驱动器。
P0口又作为数据总线使用。在访问外部程序存储器时，P0口输出低8位地址信息后，将变为数据总线，以便读指令码（输入）。
在取指令期间，“控制”信号为“0”，V1管截止，多路开关也跟着转向锁存器反相输出端Q非；CPU自动将0FFH（11111111，即向D锁存器写入一个高电平‘1’）写入P0口锁存器，使V2管截止，在读引脚信号控制下，通过读引脚三态门电路将指令码读到内部总线。请看下图
如果该指令是输出数据，如MOVX @DPTR，A（将累加器的内容通过P0口数据总线传送到外部RAM中），则多路开关“控制”信号为‘1’，“与门”解锁，与输出地址信号的工作流程类似，数据据由“地址/数据”线→反相器→V2场效应管栅极→V2漏极输出。
如果该指令是输入数据（读外部数据存储器或程序存储器），如MOVX A，@DPTR（将外部RAM某一存储单元内容通过P0口数据总线输入到累加器A中），则输入的数据仍通过读引脚三态缓冲器到内部总线，其过程类似于上图中的读取指令码流程图。
通过以上的分析可以看出，当P0作为地址/数据总线使用时，在读指令码或输入数据前，CPU自动向P0口锁存器写入0FFH，破坏了P0口原来的状态。因此，不能再作为通用的I/O端口。大家以后在系统设计时务必注意，即程序中不能再含有以P0口作为操作数（包含源操作数和目的操作数）的指令。
二、P1端口的结构及工作原理
P1口的结构最简单，用途也单一，仅作为数据输入/输出端口使用。输出的信息有锁存，输入有读引脚和读锁存器之分。P1端口的一位结构见下图.
由图可见，P1端口与P0端口的主要差别在于，P1端口用内部上拉电阻R代替了P0端口的场效应管T1，并且输出的信息仅来自内部总线。由内部总线输出的数据经锁存器反相和场效应管反相后，锁存在端口线上，所以，P1端口是具有输出锁存的静态口。
由上图可见，要正确地从引脚上读入外部信息，必须先使场效应管关断，以便由外部输入的信息确定引脚的状态。为此，在作引脚读入前，必须先对该端口写入l。具有这种操作特点的输入/输出端口，称为准双向I/O口。8051单片机的P1、P2、P3都是准双向口。P0端口由于输出有三态功能，输入前，端口线已处于高阻态，无需先写入l后再作读操作。
P1口的结构相对简单，前面我们已详细的分析了P0口，只要大家认真的分析了P0口的工作原理，P1口我想大家都有能力去分析，这里我就不多论述了。
单片机复位后，各个端口已自动地被写入了1，此时，可直接作输入操作。如果在应用端口的过程中，已向P1一P3端口线输出过0，则再要输入时，必须先写1后再读引脚，才能得到正确的信息。此外，随输入指令的不同，H端口也有读锁存器与读引脚之分。
三、P2端口的结构及工作原理:
P2端口的一位结构见下图：
由图可见，P2端口在片内既有上拉电阻，又有切换开关MUX，所以P2端口在功能上兼有P0端口和P1端口的特点。这主要表现在输出功能上，当切换开关向下接通时，从内部总线输出的一位数据经反相器和场效应管反相后，输出在端口引脚线上；当多路开关向上时，输出的一位地址信号也经反相器和场效应管反相后，输出在端口引脚线上。
对于8031单片机必须外接程序存储器才能构成应用电路（或者我们的应用电路扩展了外部存储器），而P2端口就是用来周期性地输出从外存中取指令的地址(高8位地址)，因此，P2端口的多路开关总是在进行切换，分时地输出从内部总线来的数据和从地址信号线上来的地址。因此P2端口是动态的I/O端口。输出数据虽被锁存，但不是稳定地出现在端口线上。其实，这里输出的数据往往也是一种地址，只不过是外部RAM的高8位地址。
在输入功能方面，P2端口与P0和H端口相同，有读引脚和读锁存器之分，并且P2端口也是准双向口。
可见，P2端口的主要特点包括：
①不能输出静态的数据；
②自身输出外部程序存储器的高8位地址；
②执行MOVX指令时，还输出外部RAM的高位地址，故称P2端口为动态地址端口。
即然P2口可以作为I/O口使用，也可以作为地址总线使用，下面我们就不分析下它的两种工作状态。
1、作为I/O端口使用时的工作过程
当没有外部程序存储器或虽然有外部数据存储器，但容易不大于256B，即不需要高8位地址时（在这种情况下，不能通过数据地址寄存器DPTR读写外部数据存储器），P2口可以I/O口使用。这时，“控制”信号为“0”，多路开关转向锁存器同相输出端Q，输出信号经内部总线→锁存器同相输出端Q→反相器→V2管栅极→V2管9漏极输出。
由于V2漏极带有上拉电阻，可以提供一定的上拉电流，负载能力约为8个TTL与非门；作为输出口前，同样需要向锁存器写入“1”，使反相器输出低电平，V2管截止，即引脚悬空时为高电平，防止引脚被钳位在低电平。读引脚有效后，输入信息经读引脚三态门电路到内部数据总线。
2、作为地址总线使用时的工作过程
P2口作为地址总线时，“控制”信号为‘1’，多路开关车向地址线（即向上接通），地址信息经反相器→V2管栅极→漏极输出。由于P2口输出高8位地址，与P0口不同，无须分时使用，因此P2口上的地址信息（程序存储器上的A15~A8）功数据地址寄存器高8位DPH保存时间长，无须锁存。
四、P3端口的结构及工作原理
P3口是一个多功能口，它除了可以作为I/O口外，还具有第二功能，P3端口的一位结构见下图。
由上图可见，P3端口和Pl端口的结构相似，区别仅在于P3端口的各端口线有两种功能选择。当处于第一功能时，第二输出功能线为1，此时，内部总线信号经锁存器和场效应管输入/输出，其作用与P1端口作用相同，也是静态准双向I/O端口。当处于第二功能时，锁存器输出1，通过第二输出功能线输出特定的内含信号，在输入方面，即可以通过缓冲器读入引脚信号，还可以通过替代输入功能读入片内的特定第二功能信号。由于输出信号锁存并且有双重功能，故P3端口为静态双功能端口。
P3口的特殊功能（即第二功能）：
使P3端品各线处于第二功能的条件是:
1、串行I/O处于运行状态(RXD,TXD);
2、打开了处部中断(INT0,INT1);
3、定时器/计数器处于外部计数状态(T0,T1)
4、执行读写外部RAM的指令(RD,WR)
在应用中,如不设定P3端口各位的第二功能(WR,RD信叼的产生不用设置),则P3端口线自动处于第一功能状态，也就是静态I／O端口的工作状态。在更多的场合是根据应用的需要，把几条端口线设置为第二功能，而另外几条端口线处于第一功能运行状态。在这种情况下，不宜对P3端口作字节操作，需采用位操作的形式。
端口的负载能力和输入／输出操作:
P0端口能驱动8个LSTTL负载。如需增加负载能力，可在P0总线上增加总线驱动器。P1，P2，P3端口各能驱动4个LSTTL负载。
前已述及，由于P0-P3端口已映射成特殊功能寄存器中的P0一P3端口寄存器，所以对这些端口寄存器的读／写就实现了信息从相应端口的输入／输出。例如：
MOV A， P1 ；把Pl端口线上的信息输入到A
MoV P1， A ；把A的内容由P1端口输出
MOV P3， #0FFH ；使P3端口线各位置l
Ⅳ 每台s2a9550存储控制器有几个磁盘通道端口
这个好说。
执行以下操作：
我的电脑右击，管理
2. 单击“设备管理器”；
3. 展开“IDE ATA/ATAPI 控制器”节点；
4. 双击您要为其恢复典型 DMA（一般为主要IDE通道） 传送模式的控制器；
5. 单击“驱动程序”选项卡；
6. 单击“卸载”。
当此过程完成后，重新启动您的计算机。当Windows重新启动后，
将重新枚举硬盘控制器，同时与该控制器相连的每个设备的传送模式
将重置为默认值。
到此，便解决了。（当然，这个你自己已经解决了）
但是，为了防止以后再出现这种情况，我们还要做以下操作：
单击“开始”，单击“运行”，键入 Regedit，然后单击“确
定”。
2. 在注册表中找到并单击以下项：
HKEY_LOCAL_{4D3
6E96A-E325-11CE-BFC1-08002BE10318}0001
和
HKEY_LOCAL_{4D3
6E96A-E325-11CE-BFC1-08002BE10318}0002
3. 在“编辑”菜单上，指向“新建”，然后单击“DWORD 值”。
4. 键入 ResetErrorCountersOnSuccess，然后按 Enter 键。
5. 在“编辑”菜单上，单击“修改”。
6. 键入 l，然后单击“确定”。
7. 按照下列步骤操作，然后退出注册表编辑器：
注意：上面注册表最后的项“{4D36E96A-E325-11CE-BFC1-08002B
E10318}”列出的带有“0001”编号的子项对应于一台仅有一个IDE控
制器的计算机的主要 IDE 通道和次要 IDE 通道。如果您的计算机有
两个 IDE 控制器，则对于每个控制器，主要 IDE通道和次要IDE 通道
的带有编号的子项分别是：“0001、0002、0003、0004、0005、0006
……”。
为检查是否找到了正确的子项，请检查子项的 DriverDesc 值是
包含字符串值“主要 IDE通道”，还是包含字符串值“次要IDE 通道
”。
建立以上注册表键值的目的是：
在Windows中，使系统向 ATA 磁盘发出读取请求时的 4 秒的超时
值更改为10秒。还实现了一种较不严格的变通策略以在发生超时错误
和 CRC 错误时降低传送模式（从较快的 DMA 模式到较慢的DMA模式，
最终降为 PIO 模式）。以前的情况是，在每当累积发生的超时错误或
CRC 错误的总数达到 6次时，IDE/ATAPI端口驱动程序 (Atapi.sys)将
降低传送模式。当我们建立以上注册表键值实现新的策略后，Atapi.s
ys 仅在连续发生 6次超时错误或 CRC错误后才降低传送模式。
这一新的策略实现后将大大降低系统降低或关闭DMA传送模式的机
会。现在我们可以安心地使用挂起系统和高性能的DMA硬盘模式，再也
不会发生系统性能突然下降的情况了。
Ⅳ 微机原理/单片机：8255A内部四个寄存器端口地址怎么确定的（A，B，C和控制寄存器）电路图如
A9A8A7A6A5A4A3A2A1A0
1101001000
01
10
11
四个地址分别是：
348H
34AH
34CH
34EH
Ⅵ 空调运行有4种方式，遥控器上显示一个是A带个圈，一个是太阳，一个是水滴，一个是雪花，各代表什么意思
1、A带个圈：空调的自动运行模式。该模式是利用自动控制装置，保证某一特定空间内的空气环境状态参数达到期望值的控制模式。
2、太阳：空调的制热模式。遥控器自动设定的制热模式，和模式里面的雪花、太阳不一样的是，模式里面的是在屏幕显示，而快冷快热是在按键上面显示。
3、水滴：空调的除湿模式。除湿模式是利用自动控制装置，保证某一特定空间内的空气环境状态参数达到期望值的湿度。
4、雪花：遥控器自动设定的制冷模式。该模式是利用自动控制装置，保证某一特定空间内的空气环境状态参数达到期望值的温度。
(6)存储A控怎么有四个口扩展阅读
使用空调的小窍门，既省电又健康：
1、开空调时别忘拉上窗帘；窗帘最好用浅色的，不仅对热量的吸收差，而且对阳光的反射率高，空调的制冷“效果”就更好了。
2、风向朝上更制冷；开空调制冷时，最好把空调风向朝上，让冷空气由上而下循环。制热时，则让空调风向朝下。
3、出风口放一盆水；空调会将室内水分抽走致使空气变干燥，这时，口鼻、眼睛很容易变得干涩、酸胀。这时不妨在空调的出风口放盆水，能有效缓解干眼症状。
4、时开时关最耗电；空调时开时关最容易耗电！尤其是在启动的时候，而且这样还很容易损耗压缩机。正确的做法是开机时将空调设置到高冷状态，以最快达到降温目的，当温度适宜时，改中、低风，以减少能耗。
参考资料来源：网络-空调遥控器
参考资料来源：网络-空调自动控制系统
参考资料来源：人民网-夏天到了！空调的正确打开方式,了解一下
Ⅶ 关于电脑硬件的一些问题
大家都知道英特尔发布了迅驰处理器的低价版本——赛扬M处理器。英文名称是：Intel Celeron-M Processer。那它有哪些特点呢，它同Intel Pentium-M也就是通常说的迅驰处理器有哪些区别呢？现在就这些问题做一回答。
1．赛扬处理器是什么？ 大家都知道奔腾处理器，从最早的奔腾到现在的奔腾4，就是P4处理器。这些处理器是英特尔公司在主流价位机器上力推的产品，其定价比较高。但是为了满足低价大容量市场的需求，英特尔方面不得不推出低价的处理器产品，于是赛扬处理器就诞生了。
2．赛扬处理器与奔腾处理器的区别再哪里？ 赛扬处理器与奔腾处理器在运算内核上完全相同，不同的地方是二级缓存的大小不同。现有的台式机处理器P4的二级缓存大小是512KB，而P4赛扬的二级缓存大小是128KB。在笔记本上用的奔腾－M处理器的二级缓存大小是1MB，新出的赛扬M处理器的二级缓存大小是512KB，跟P4的一样。奔腾－M和赛扬M处理器除了二级缓存大小不同外，其余地方一样。
什么是二级缓存？它是干什么用的？ 二级缓存又叫L2 CACHE，它是处理器内部的一些缓冲存储器，其作用跟内存一样。 它是怎么出现的呢？ 要上溯到上个世纪80年代，由于处理器的运行速度越来越快，慢慢地，处理器需要从内存中读取数据的速度需求就越来越高了。然而内存的速度提升速度却很缓慢，而能高速读写数据的内存价格又非常高昂，不能大量采用。从性能价格比的角度出发，英特尔等处理器设计生产公司想到一个办法，就是用少量的高速内存和大量的低速内存结合使用，共同为处理器提供数据。这样就兼顾了性能和使用成本的最优。而那些高速的内存因为是处于CPU和内存之间的位置，又是临时存放数据的地方，所以就叫做缓冲存储器了，简称“缓存”。它的作用就像仓库中临时堆放货物的地方一样，货物从运输车辆上放下时临时堆放在缓存区中，然后再搬到内部存储区中长时间存放。货物在这段区域中存放的时间很短，就是一个临时货场。 最初缓存只有一级，后来处理器速度又提升了，一级缓存不够用了，于是就添加了二级缓存。二级缓存是比一级缓存速度更慢，容量更大的内存，主要就是做一级缓存和内存之间数据临时交换的地方用。现在，为了适应速度更快的处理器P4EE，已经出现了三级缓存了，它的容量更大，速度相对二级缓存也要慢一些，但是比内存可快多了。 缓存的出现使得CPU处理器的运行效率得到了大幅度的提升，这个区域中存放的都是CPU频繁要使用的数据，所以缓存越大处理器效率就越高，同时由于缓存的物理结构比内存复杂很多，所以其成本也很高。
大量使用二级缓存带来的结果是处理器运行效率的提升和成本价格的大幅度不等比提升。举个例子，服务器上用的至强处理器和普通的P4处理器其内核基本上是一样的，就是二级缓存不同。至强的二级缓存是2MB～16MB，P4的二级缓存是512KB，于是最便宜的至强也比最贵的P4贵，原因就在二级缓存不同。
3．新的赛扬M处理器有哪些特点 新的赛扬M处理器是奔腾M处理器（通常称的迅驰处理器）的简化版本，它将奔腾M处理器的二级缓存减小了一半，其余的完全同奔腾M处理器。另外，为了区别这两种处理器，英特尔方面将赛扬M处理器的运行频率降了一些，目前最高的频率是1.2GHz。之后赛扬M处理器一直会比主流的迅驰处理器频率低0.1GHz。这是英特尔方面的产品政策所致。
4．赛扬M处理器同赛扬处理器的区别 新的赛扬M处理器同P4赛扬的区别在于： 首先是处理器内核不同，一个是迅驰的内核（赛扬M），一个是P4的内核（P4赛扬），所以在数据运行效率上，赛扬M比P4赛扬强多了，可谓是天生丽质。 其次是二级缓存不同。赛扬M的二级缓存是512KB，相当于现在主流P4处理器的二级缓存大小，而P4赛扬的二级缓存只有128KB，非常小。根据前面所说的那样，其运行效率将比赛扬M低很多。所以赛扬M处理器将大大强于P4赛扬
5．赛扬M处理器同奔腾4处理器的比较 赛扬M处理器同P4处理器的不同点在于两处： 一是二者内核不同，一个迅驰的核，一个是P4的核。这样当然是迅驰的内核其运行效率高，消耗的能量少，产生的热量低了。 二是二者的使用的节能技术不同。赛扬M使用的是同迅驰一样的节能技术，所以它比P4M的电池使用时间长。 赛扬M的二级缓存容量跟P4的一样，而其内核运行效率比P4高，所以其实际使用效能就比同频率的P4处理器更好。再加上合理的价格，用户实际上是买到了一颗更好的处理器。
Serial ATA也就是串行ATA，它与目前广泛采用的ATA/100或ATA/133等接口最根本的不同在于，以前硬盘所有的ATA接口类型都是采用并行方式进行数据通信，因而统称并行ATA。而Serial ATA，顾名思义，也就是采用串行方式（Serial ATA采用“序列式”的结构，把若干位（bit）数据打包，然后采用比并行式更高的速度（高50%），把数据分组形式传输至主机的方式）进行数据传输。
一、高速度
现行的ATA硬盘很少会用尽数据线所有的带宽。即使是ATA/133硬盘，也不会真正达到133MB/S的速率。最多也就只能达到60MB/S的稳定传输速率。所以一般情况下，并不会感觉到ATA/133和ATA/66的区别。而串行ATA1.0确立了150MB/S的标准，最终将实现600MB/S的传输速率，可谓一个质的飞跃。
二、可连接多台设备
由于Serial ATA 采用点对点的传输协议，所以不存在主/从问题，这样每个驱动器不仅能独享带宽，而且使拓展ATA设备更加便利。用户不需要再为设置硬盘主从跳线而苦恼只要增加通道数目，即可连接多台设备。
Serial ATA采用七针数据电缆，主要有四个针脚，第1针发送信号，第2针接收信号，第3针供应电源，第4针为地线。最长可以达到1米，而并行ATA最长40厘米，重要是不会在出现因过多的引脚而是针会变弯或断针的现象，Serial ATA插接简单，还大大改善了机箱的通风条件。
三、持热插拔
串行ATA支持热插拔，像USB和IEEE1394一样，在不关
DDR是双倍数据速率(Double Data Rate)。DDR与普通同步动态随机存储器（DRAM）非常相象。普通同步DRAM（现在被称为SDR）与标准DRAM有所不同。
标准的DRAM接收的地址命令由二个地址字组成。为接省输入管脚，采用了多路传输的方案。第一地址字由原始地址选通（RAS）锁存在DRAM芯片。紧随RAS命令之后，列地址选通（CAS）锁存第二地址字。经过RAS和CAS，存储的数据可以被读取。
同步动态随机存储器（SDR DRAM)由一个标准DRAM和时钟组成，RAS、CAS、数据有效均在时钟脉冲的上升边沿被启动。根据时钟指示，可以预测数据和剩余指令的位置。因而，数据锁存选通可以精确定位。由于数据有效窗口的可预计性，所以可将存储器划分成4个区进行内部单元的预充电和预获取。通过脉冲串模式，可进行连续地址获取而不必重复RAS选通。连续CAS选通可对来自相同源的数据进行再现。
DDR存储器与SDR存储器工作原理基本相同，只不过DDR在时钟脉冲的上升和下降沿均读取数据。新一代DDR存储器的工作频率和数据速率分别为200MHz和266MHz，与此对应的时钟频率为100MHz和133MHz。
DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。
此外，由于DDR2标准规定所有DDR2内存均采用FBGA封装形式，而不同于目前广泛应用的TSOP/TSOP-II封装形式，FBGA封装可以提供了更为良好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了坚实的基础。回想起DDR的发展历程，从第一代应用到个人电脑的DDR200经过DDR266、DDR333到今天的双通道DDR400技术，第一代DDR的发展也走到了技术的极限，已经很难通过常规办法提高内存的工作速度；随着Intel最新处理器技术的发展，前端总线对内存带宽的要求是越来越高，拥有更高更稳定运行频率的DDR2内存将是大势所趋。
内存的频率不是和CPU的前端总线的频率一致的吗？要成1比1关系。
506的FSB是533M，其外部数据传输率是4266MBIT/秒（533*8）。相对应的内存的外部传输率如下：
双通道DDR266：4266MBIT/秒（266*2*8）
双通道DDR333：5328MBIT/秒（333*2*8）
双通道DDR400：6400MBIT/秒（400*2*8）
双通道DDR533：8528MBIT/秒（533*2*8）
从上面数据可以看出：一，在双通道情况下，双通道DDR266和506U的外部数据传输率为1：1，双通道DDR333以上，506的533MFSB就成了“瓶颈”；二，单通道情况下，由于少了一个系数2，DDR533才和506U的外部数据传输率为1：1。
所以，双通道DDR533和双通道DDR400在配506的情况下，只能运行在333MHZ的频率上了。
1 首先走出一个误区，双通道内存不是内存的一种！！而是一种主板和CPU之间的一种内存控制技术。市面上内存都可以用来组成双通道，只要你的主板支持。
2 下面是一篇网络搜到的技术文章，说的很详细
深入了解双通道内存技术
双通道内存技术的原理
双通道技术在当今的电脑应用越来越广泛，相信大家对双通道，使普通的DD的词语并不陌生。那么究竟双通道技术是怎么样的呢？双通道内存技术其实就是双通道内存控制技术，能有效地提高内存总带宽，从而适应新的微处理器的数据传输、处理的需要。它的技术核心在于：芯片组(北桥)可以在两个不同的数据通道上分别寻址、读取数据R内存可以达到128位的带宽。
双通道主板的工作原理示意图
双通道DDR有两个64bit内存控制器，双64bit内存体系所提供的带宽等同于一个128bit内存体系所提供的带宽，但嵌�咚�锏叫Ч�词遣煌�摹K�ǖ捞逑蛋��肆礁龆懒⒌摹⒕弑富ゲ剐缘闹悄苣诖婵刂破鳎�礁瞿诖婵刂破鞫寄芄辉诒舜思淞愕却�奔涞那榭鱿峦�痹俗鳌＠�纾�笨刂破鳔准备进行下一次存取内存的时候，控制器A就在读/写主内存，反之亦然。两个内存控制器的这种互补“天性”可以让有效等待时间缩减50%，双通道技术使内存的带宽翻了一翻。
双通道内存技术的发展
双通道内存技术最初是从RAMBUS推出的RDRAM内存条开始的。RAMBUS的内存速度非常快，但是总线宽度却比SDRAM内存还要小，因此它不得不结合Intel的双通道内存控制技术提高带宽，达到高速的数据传输速率。不过RAMBUS由于生产成本过高的原因，逐步被市场淘汰，反而让DDR使双通道技术发扬光大。如今Pentium 4采用的NetBurst架构对内存带宽要求非常高，如果内存无法提供相应数据传输率的话，这么快的处理器总线速度也是英雄无用武之地。因此只有通过双通道内存控制技术才能够解决这个问题。最近金邦推出了DDR500内存条，单条的数据带宽以及达到4GB之高，如果使用双通道技术的话带宽将达到8GB之多。
双通道内存技术的应用
前面已经说过，双通道内存主要是依靠主板北桥的控制技术，与内存本身无关。因此如果要使用支持双通道内存技术的话主板才是关键。目前支持双通道内存技术的主板有Intel的i865和i875系列、SIS的SIS655、658系列、nVIDIAD的nFORCE2系列等。Intel最先推出的支持双通道内存技术的芯片组为E7205和E7500系列。
双通道内存D的安装有一定的要求。主板的内存插槽的颜色和布局一般都有区分。如果是Intel的i865、875系列主板一般有4个DIMM插槽，每两根一组，每组颜色一般不一样；每一个组代表一个内存通道，只有当两组通道上都同时安装了内存条时，才能使内存工作在双通道模式下。另外要注意对称安装，即第一个通道第1个插槽搭配第二个通道第1个插槽，依此类推。用户只要按不同的颜色搭配，对号入座地安装即可。如果在相同颜色的插槽上安装内存条，那么只能工作在单通道模式。而nFORCE2系列主板同样有两个64位的内存控制器，其中A控制器只支持一根内存插槽，B通道则支持两根，A、B插槽之间有一段距离以方便用户识别，A通道的内存插槽在颜色上也可能与B通道两个内存插槽不同，用户只要将一根内存插入独立的内存插槽而另外一根插到另外两个彼此靠近的内存插槽就能组建成双通道模式，此外，如果全部插满内存，也能建立双通道模式，而且nForce2主板组建双通道模式时对内存容量乃至型号都没有严格的要求，使用方便。
nFORCE2主板用距离来区分内存的A、B控制器
i865主板用两组不同的颜色代表两个内存控制器
如果安装方法正确的话，在主板开机自检时，将会显示内存的工作模式；用户根据屏幕显示(如“DDR333 Dual Channel Mode Enabled”，“激活双通道模式”)，那么内存就已经工作在双通道模式。
总之双通道内存控制技术的出现确实令道使用P4的用户性能有了一定的提升，也是未来发展的趋势。但是也要看具体的应用，如果在AMD的CPU平台上，使用支持双通道的DDR 266/200的内存条，并不会比使用单条的DDR333的内存更有效率，因为后者已经能满足外部总线频率的带宽需要；在这类主板上使用双通道对用户来说是一种资源的浪费。另外要注意的是内存条的搭配，Intel的要求也比其他主板要高，最好使用相同品牌相同型号的内存条，确保稳定性。
具体参考地址 http://it.enorth.com.cn/system/2003/09/10/000630745.shtml
3 需要特别注意的，如果CPU不达不到双通道要求，却打开主板的双通道，性能可能不升反降。如果CPU，主板支持双通道，理论上使用两根256M内存要比一根512M内存的性能可以得到2倍的提升，但实际效果只有20%-30%的性能提升。
Ⅷ IBM存储DS4700两个控制器的A控坏了，B控还能用，现在买一新的控制器。怎么更换，具体步奏是什么
主板上的部件无法单独更换的，都得换主板的
Ⅸ 伺服阀的 P（进油）、T（出油）、A（控制）、B（控制） 四个口在下图情况下可以随意替换吗
不可以。
AB可以互换，但PT不能互换。有的电动只是打开先导阀，主要还是靠液动力来推动阀芯，如果PT反了的话，有可能会导致阀芯无法移动
Ⅹ 8255A有几个I/O口，各有何功能
Intel 8255A是一个通用的可编程的并行接口芯片，它有三个并行I/O口，又可通过编程设置多种工作方式，价格低廉，使用方便，可以直接与Intel系列的芯片连接使用，在中小系统中有着广泛的应用。
二、8255A的编程结构
8255A由以下几部分组成：
1、三个数据端口A，B，C
这三个端口均可看作是I/O口，但它们的结构和功能也稍有不同。
·A口：是一个独立的8位I/O口，它的内部有对数据输入/输出的锁存功能。
·B口：也是一个独立的8位I/O口，仅对输出数据的锁存功能。
·C口：可以看作是一个独立的8位I/O口；也可以看作是两个独立的4位I/O
2．A组和B组的控制电路
这是两组根据CPU命令控制8255A工作方式的电路，这些控制电路内部设有控制寄存器，可以根据CPU送来的编程命令来控制8255A的工作方式，也可以根据编程命令来对C口的指定位进行置/复位的操作。
A组控制电路用来控制A口及C口的高4位；
B组控制电路用来控制B口及C口的低4位。
3．数据总线缓冲器
8位的双向的三态缓冲器。作为8255A与系统总线连接的界面，输入/输出的数据，CPU的编程命令以及外设通过8255A传送的工作状态等信息，都是通过它来传输的。
4．读/写控制逻辑
读/写控制逻辑电路负责管理8255A的数据传输过程。它接收片选信号CS 及系统读信号RD、写信号WR、复位信号RESET，还有来自系统地址总线的口地址选择信号A0和A1。
三、8255A的引脚信号
引脚信号可以分为两组：一组是面向CPU的信号，一组是面向外设的信号。
1、面向CPU的引脚信号及功能
·D0-D7：8位，双向，三态数据线，用来与系统数据总线相连；
·RESET：复位信号，高电平有效，输入，用来清除8255A的内部寄存器，并置A口，B口，C口均为输入方式；
· CS：片选，输入，用来决定芯片是否被选中；
· RD：读信号，输入，控制8255A将数据或状态信息送给CPU；
· WR：写信号，输入，控制CPU将数据或控制信息送到8255A；
·A1，AO：内部口地址的选择，输入。这两个引脚上的信号组合决定对8255A内部的哪一个口或寄存器进行操作。8255A内部共有4个端口：A口，B口，C口和控制口，两个引脚的信号组合选中端口见下表。
CS，RD，WR，A1，A0这几个信号的组合决定了8255A的所有具体操作。
2、面向外设的引脚信号及功能
• PA0~PA7：A组数据信号，用来连接外设；
• PB0~PB7：B组数据信号，用来连接外设；
• PC0~PC7：C组数据信号，用来连接外设或者作为控制信号。