1. 《高级操作系统》题目：动态分区存储管理系统，作出空闲区表和空闲队列。
1、固定分区存储管理
其基本思想是将内存划分成若干固定大小的分区，每个分区中最多只能装入一个作业。当作业申请内存时，系统按一定的算法为其选择一个适当的分区，并装入内存运行。由于分区大小是事先固定的，因而可容纳作业的大小受到限制，而且当用户作业的地址空间小于分区的存储空间时，造成存储空间浪费。
一、空间的分配与回收
系统设置一张“分区分配表”来描述各分区的使用情况，登记的内容应包括：分区号、起始地址、长度和占用标志。其中占用标志为“0”时，表示目前该分区空闲；否则登记占用作业名（或作业号）。有滑锋了“分区分配表”，空间分配与回收工作是比较简单的。
二、地址转换和存储保护
固定分区管理可以采用静态重定位方式进行地址映射。
为了实现存储保护，处理器设置了一对“下限寄存器”和“上限寄存器”。当一个已经被装入主存储器的作业能够得到处理器运行时，进程调度应记录当前运行作业所在的分区号，且把该分区的下限地址和上限地址分别送入下限寄存器和上限寄存器中。处理器执行该作业的指令时必须核对其要访问的绝对地址是否越界。
三、多作业队列的固定分区管理
为避免小作业被分配到大的分区中造成空间的浪费，可采用多作业队列的方法。即系统按分区数设置多个作业队列，将作业按其大小排到不同的队列中，一个队列对应某一个分区，以提高内存利用率。
2、可变分区存储管理
可变分区存储管理不是预先将内存划分分区，而是在作业装入内存时建立分区，使分区的大小正好与作业要求的存储空间相等。这种处理方式使内存分配有较大的灵活性，也提高了内存利用率。但是随着对内存不断地分配、释放操作会引起存储碎片的产生。
一、空间的分配与回收
采用可变分区存储管理，系统中的分区个数与分区的大小都在不断地变化，系统利用“空闲区表”来管理内存中的空闲分区，其中登记空闲区的起始地址、长度和状态。当有作业要进入内存时，在“空闲区表”中查找状态为“未分配”且长度大于或等于作业的空闲分区分配给作业，并做适当调整；当一个作业运行完成时，应将该作业占用的空间作为空闲区归还给系统。
可以采用首先适应算法、最佳（优）适应算法和最坏适应算法三种分配策略之一进行内存分配。
二、地址转换和存储保护
可变分区存储管理一般采用动态重定位的方式，为实现地址重定位和存储保护，系统设置相应的硬件：基址/限长寄存器（或上界/下界寄存器）、加法器、比较线路等。
基址寄存器用来存放程序在内存的起始地址，限长寄存器用来存放程序的长度。处理机在执行时，用程序中的相对地址加上基址寄存器中的基地址，形成一个绝对地址，并将相睁庆对地址与限长寄存器进行计算比较，检查是否发生地址越界。
三、存储碎片与程序的移动
所谓碎片是指内存中出现的一些零散的小空闲区域。由于碎片都很小，无法再利用。如果内存中碎片很多，将会造成严重的存储资源浪费。解决碎片的方法是移动所有的占用区域，使所有的空闲区合并成一片连续区域，这一技术称为移动技术（紧凑技术）。移动技术除了可解决碎片问题还使内存中的作业进行扩充。显然，移动带来系统开销加大，并且当一个作业如果正与外设进行I/O时，该作业是无法移动的。
3、页式存储管理
基本原理
1．等分内存
页式存储管理将内存空间划分成等长的若干区域，每个区域悉让握的大小一般取2的整数幂，称为一个物理页面有时称为块。内存的所有物理页面从0开始编号，称作物理页号。
2．逻辑地址
系统将程序的逻辑空间按照同样大小也划分成若干页面，称为逻辑页面也称为页。程序的各个逻辑页面从0开始依次编号，称作逻辑页号或相对页号。每个页面内从0开始编址，称为页内地址。程序中的逻辑地址由两部分组成：
逻辑地址
页号p
页内地址 d
3．内存分配
系统可用一张“位示图”来登记内存中各块的分配情况，存储分配时以页面（块）为单位，并按程序的页数多少进行分配。相邻的页面在内存中不一定相邻，即分配给程序的内存块之间不一定连续。
对程序地址空间的分页是系统自动进行的，即对用户是透明的。由于页面尺寸为2的整数次幂，故相对地址中的高位部分即为页号，低位部分为页内地址。
3.5.2实现原理
1．页表
系统为每个进程建立一张页表，用于记录进程逻辑页面与内存物理页面之间的对应关系。地址空间有多少页，该页表里就登记多少行，且按逻辑页的顺序排列，形如：
逻辑页号
主存块号
0
B0
1
B1
2
B2
3
B3
2．地址映射过程
页式存储管理采用动态重定位，即在程序的执行过程中完成地址转换。处理器每执行一条指令，就将指令中的逻辑地址（p,d）取来从中得到逻辑页号(p)，硬件机构按此页号查页表，得到内存的块号B’，便形成绝对地址（B’,d）,处理器即按此地址访问主存。
3．页面的共享与保护
当多个不同进程中需要有相同页面信息时，可以在主存中只保留一个副本，只要让这些进程各自的有关项中指向内存同一块号即可。同时在页表中设置相应的“存取权限”，对不同进程的访问权限进行各种必要的限制。
4、段式存储管理
基本原理
1．逻辑地址空间
程序按逻辑上有完整意义的段来划分，称为逻辑段。例如主程序、子程序、数据等都可各成一段。将一个程序的所有逻辑段从0开始编号，称为段号。每一个逻辑段都是从0开始编址，称为段内地址。
2．逻辑地址
程序中的逻辑地址由段号和段内地址（s,d）两部分组成。
3．内存分配
系统不进行预先划分，而是以段为单位进行内存分配，为每一个逻辑段分配一个连续的内存区（物理段）。逻辑上连续的段在内存不一定连续存放。
3．6．2实现方法
1．段表
系统为每个进程建立一张段表，用于记录进程的逻辑段与内存物理段之间的对应关系，至少应包括逻辑段号、物理段首地址和该段长度三项内容。
2．建立空闲区表
系统中设立一张内存空闲区表，记录内存中空闲区域情况，用于段的分配和回收内存。
3．地址映射过程
段式存储管理采用动态重定位，处理器每执行一条指令，就将指令中的逻辑地址（s,d）取来从中得到逻辑段号(s)，硬件机构按此段号查段表，得到该段在内存的首地址S’， 该段在内存的首地址S’加上段内地址d，便形成绝对地址（S’+d），处理器即按此地址访问主存。
5、段页式存储管理
页式存储管理的特征是等分内存，解决了碎片问题；段式存储管理的特征是逻辑分段，便于实现共享。为了保持页式和段式上的优点，结合两种存储管理方案，形成了段页式存储管理。
段页式存储管理的基本思想是：把内存划分为大小相等的页面；将程序按其逻辑关系划分为若干段；再按照页面的大小，把每一段划分成若干页面。程序的逻辑地址由三部分组成，形式如下：
逻辑地址
段号s
页号p
页内地址d
内存是以页为基本单位分配给每个程序的，在逻辑上相邻的页面内存不一定相邻。
系统为每个进程建立一张段表，为进程的每一段各建立一张页表。地址转换过程，要经过查段表、页表后才能得到最终的物理地址。
1、固定分区存储管理
其基本思想是将内存划分成若干固定大小的分区，每个分区中最多只能装入一个作业。当作业申请内存时，系统按一定的算法为其选择一个适当的分区，并装入内存运行。由于分区大小是事先固定的，因而可容纳作业的大小受到限制，而且当用户作业的地址空间小于分区的存储空间时，造成存储空间浪费。
一、空间的分配与回收
系统设置一张“分区分配表”来描述各分区的使用情况，登记的内容应包括：分区号、起始地址、长度和占用标志。其中占用标志为“0”时，表示目前该分区空闲；否则登记占用作业名（或作业号）。有了“分区分配表”，空间分配与回收工作是比较简单的。
二、地址转换和存储保护
固定分区管理可以采用静态重定位方式进行地址映射。
为了实现存储保护，处理器设置了一对“下限寄存器”和“上限寄存器”。当一个已经被装入主存储器的作业能够得到处理器运行时，进程调度应记录当前运行作业所在的分区号，且把该分区的下限地址和上限地址分别送入下限寄存器和上限寄存器中。处理器执行该作业的指令时必须核对其要访问的绝对地址是否越界。
三、多作业队列的固定分区管理
为避免小作业被分配到大的分区中造成空间的浪费，可采用多作业队列的方法。即系统按分区数设置多个作业队列，将作业按其大小排到不同的队列中，一个队列对应某一个分区，以提高内存利用率。
2、可变分区存储管理
可变分区存储管理不是预先将内存划分分区，而是在作业装入内存时建立分区，使分区的大小正好与作业要求的存储空间相等。这种处理方式使内存分配有较大的灵活性，也提高了内存利用率。但是随着对内存不断地分配、释放操作会引起存储碎片的产生。
一、空间的分配与回收
采用可变分区存储管理，系统中的分区个数与分区的大小都在不断地变化，系统利用“空闲区表”来管理内存中的空闲分区，其中登记空闲区的起始地址、长度和状态。当有作业要进入内存时，在“空闲区表”中查找状态为“未分配”且长度大于或等于作业的空闲分区分配给作业，并做适当调整；当一个作业运行完成时，应将该作业占用的空间作为空闲区归还给系统。
可以采用首先适应算法、最佳（优）适应算法和最坏适应算法三种分配策略之一进行内存分配。
二、地址转换和存储保护
可变分区存储管理一般采用动态重定位的方式，为实现地址重定位和存储保护，系统设置相应的硬件：基址/限长寄存器（或上界/下界寄存器）、加法器、比较线路等。
基址寄存器用来存放程序在内存的起始地址，限长寄存器用来存放程序的长度。处理机在执行时，用程序中的相对地址加上基址寄存器中的基地址，形成一个绝对地址，并将相对地址与限长寄存器进行计算比较，检查是否发生地址越界。
三、存储碎片与程序的移动
所谓碎片是指内存中出现的一些零散的小空闲区域。由于碎片都很小，无法再利用。如果内存中碎片很多，将会造成严重的存储资源浪费。解决碎片的方法是移动所有的占用区域，使所有的空闲区合并成一片连续区域，这一技术称为移动技术（紧凑技术）。移动技术除了可解决碎片问题还使内存中的作业进行扩充。显然，移动带来系统开销加大，并且当一个作业如果正与外设进行I/O时，该作业是无法移动的。
3、页式存储管理
基本原理
1．等分内存
页式存储管理将内存空间划分成等长的若干区域，每个区域的大小一般取2的整数幂，称为一个物理页面有时称为块。内存的所有物理页面从0开始编号，称作物理页号。
2．逻辑地址
系统将程序的逻辑空间按照同样大小也划分成若干页面，称为逻辑页面也称为页。程序的各个逻辑页面从0开始依次编号，称作逻辑页号或相对页号。每个页面内从0开始编址，称为页内地址。程序中的逻辑地址由两部分组成：
逻辑地址
页号p
页内地址 d
3．内存分配
系统可用一张“位示图”来登记内存中各块的分配情况，存储分配时以页面（块）为单位，并按程序的页数多少进行分配。相邻的页面在内存中不一定相邻，即分配给程序的内存块之间不一定连续。
对程序地址空间的分页是系统自动进行的，即对用户是透明的。由于页面尺寸为2的整数次幂，故相对地址中的高位部分即为页号，低位部分为页内地址。
3.5.2实现原理
1．页表
系统为每个进程建立一张页表，用于记录进程逻辑页面与内存物理页面之间的对应关系。地址空间有多少页，该页表里就登记多少行，且按逻辑页的顺序排列，形如：
逻辑页号
主存块号
0
B0
1
B1
2
B2
3
B3
2．地址映射过程
页式存储管理采用动态重定位，即在程序的执行过程中完成地址转换。处理器每执行一条指令，就将指令中的逻辑地址（p,d）取来从中得到逻辑页号(p)，硬件机构按此页号查页表，得到内存的块号B’，便形成绝对地址（B’,d）,处理器即按此地址访问主存。
3．页面的共享与保护
当多个不同进程中需要有相同页面信息时，可以在主存中只保留一个副本，只要让这些进程各自的有关项中指向内存同一块号即可。同时在页表中设置相应的“存取权限”，对不同进程的访问权限进行各种必要的限制。
4、段式存储管理
基本原理
1．逻辑地址空间
程序按逻辑上有完整意义的段来划分，称为逻辑段。例如主程序、子程序、数据等都可各成一段。将一个程序的所有逻辑段从0开始编号，称为段号。每一个逻辑段都是从0开始编址，称为段内地址。
2．逻辑地址
程序中的逻辑地址由段号和段内地址（s,d）两部分组成。
3．内存分配
系统不进行预先划分，而是以段为单位进行内存分配，为每一个逻辑段分配一个连续的内存区（物理段）。逻辑上连续的段在内存不一定连续存放。
3．6．2实现方法
1．段表
系统为每个进程建立一张段表，用于记录进程的逻辑段与内存物理段之间的对应关系，至少应包括逻辑段号、物理段首地址和该段长度三项内容。
2．建立空闲区表
系统中设立一张内存空闲区表，记录内存中空闲区域情况，用于段的分配和回收内存。
3．地址映射过程
段式存储管理采用动态重定位，处理器每执行一条指令，就将指令中的逻辑地址（s,d）取来从中得到逻辑段号(s)，硬件机构按此段号查段表，得到该段在内存的首地址S’， 该段在内存的首地址S’加上段内地址d，便形成绝对地址（S’+d），处理器即按此地址访问主存。
5、段页式存储管理
页式存储管理的特征是等分内存，解决了碎片问题；段式存储管理的特征是逻辑分段，便于实现共享。为了保持页式和段式上的优点，结合两种存储管理方案，形成了段页式存储管理。
段页式存储管理的基本思想是：把内存划分为大小相等的页面；将程序按其逻辑关系划分为若干段；再按照页面的大小，把每一段划分成若干页面。程序的逻辑地址由三部分组成，形式如下：
逻辑地址
段号s
页号p
页内地址d
内存是以页为基本单位分配给每个程序的，在逻辑上相邻的页面内存不一定相邻。
系统为每个进程建立一张段表，为进程的每一段各建立一张页表。地址转换过程，要经过查段表、页表后才能得到最终的物理地址。
2. 什么是储存器的奇偶分体
8086系统中1M字节的存储器地址空间实际上分成两个512K字节的存储体——“偶存储体”和“奇存储体”，偶存储体同8086的低8位数据总线D0～D7相连，奇存储体同 8086的高8位数据线D8~D15相连，地址总线的A1～A19同两个存储体中的地址线A0～A18 相连，最低位地址线A0和“总线高允许”BHE*用来分别选择偶存储体和奇存储体。这种连接方法称为“奇偶分体”。
3. 除了8086CPU还有什么CPU储存器使用分体管理方法 如何使用的
当cpu向内存中写入或读出数据时，这个数据也被存储进高速缓冲存储器中。当符合xms规范管理的扩展内存区。其驱动程序为himem.sys，ems内存 符合ems,zdhawg。
8086里面提供了一个叫做地址加法器的东西，可以将要访问的地址从16位加工成20位的地址。以这个20位地址为起点CPU可以向后访问64KB的内存，如果需要访问更多地址，则可以用地址加法器生成一个更大的起点地址（段基址），再从此起点向后又可以访问64KB内存。
(3)存储器分体管理例子扩展阅读：
Intel 8086拥有四个16位的通用寄存器，也能够当作八个8位寄存器来存取，以及四个16位索引寄存器（包含了堆栈指标）。资料寄存器通常由指腔掘令隐含地使用，针对暂存值需要复杂的寄存器裤旁配置。它提供64K 8 位元的输出输入（或32K 16 位元），以及固定的向量中断。大部分的指令只能够存取一个内存位址，所以其中一个操胡圆橡作数必须是一个寄存器。运算结果会储存在操作数中的一个寄存器。
4. 存储管理方式要求对每一个作业都分配一组地址连续的内存单元
英文名称：Memory 拼音：nèi cún 【内存简介】 在计算机的组成结构中，有一个很重要的部分，就是存储器。存储器是用来存储程序和数据的部件，对于计算机来说，有了存储器，才有记忆功能，才能保证正常工作。存储器的种类很多，按其用途可分为主存储器和辅助存储器，主存储器又称内存储器（简称内存）。 内存是电脑中的主要部件，它是相对于外存而言的。我们平常使用的程序，如Windows98系统、打字软件、游戏软件等，一般都是安装在硬盘等外存上的，但仅此是不能使用其功能的，必须把它们调入内存中运行，才能真正使用其功能，我们平时输入一段文字，或玩一个游戏，其实都是在内存中进行的。通常我们把要永久保存的、大量的数据存储在外存上，而把一些临时的或少量的数据和程序放在内存上。 【内存概述】 内存就是存储程序以及数据的地方，比如当我们在使用WPS处理文稿时，当你在键盘上敲入字符时，它就被存入内存中，当你选择存盘时，内存中的数据才会被存入硬（磁）盘。在进一步理解它之前，还应认识一下它的物理概念。 内存一般采用半导体存储单元，包括随机存储器（RAM），只读存储器（ROM），以及高速缓存（CACHE）。只不过因为RAM是其中最重要的存储器。S（SYSNECRONOUS）DRAM 同步动态随机存取存储器：SDRAM为168脚，这是目前PENTIUM及以上机型使用的内存。SDRAM将CPU与RAM通过一个相同的时钟锁在一起，使CPU和RAM能够共享一个时钟周期，以相同的速度同步工作，每一个时钟脉冲的上升沿便开始传递数据，速度比EDO内存提高50%。DDR（DOUBLE DATA RAGE）RAM ：SDRAM的更新换代产品，他允许在时钟脉冲的上升沿和下降沿传输数据，这样不需要提高时钟的频率就能加倍提高SDRAM的速度。 ●只读存储器（ROM） ROM表示只读存储器（Read Only Memory），在制造ROM的时候，信息（数据或程序）就被存入并永久保存。这些信息只能读出，一般不能写入，即使机器掉电，这些数据也不会丢失。ROM一般用于存放计算机的基本程序和数据，如BIOS ROM。其物理外形一般是双列直插式（DIP）的集成块。 ●随机存储器（RAM） 随机存储器（Random Access Memory）表示既可以从中读取数据，也可以写入数据。当机器电源关闭时，存于其中的数据就会丢失。我们通常购买或升级的内存条就是用作电脑的内存，内存条（SIMM）就是将RAM集成块集中在一起的一小块电路板，它插在计算机中的内存插槽上，以减少RAM集成块占用的空间。目前市场上常见的内存条有256M／条、512M／条、1G／条等。 ●高速缓冲存储器（Cache） Cache也是我们经常遇到的概念，它位于CPU与内存之间，是一个读写速度比内存更快的存储器。当CPU向内存中写入或读出数据时，这个数据也被存储进高速缓冲存储器中。当CPU再次需要这些数据时，CPU就从高速缓冲存储器读取数据，而不是访问较慢的内存，当然，如需要的数据在Cache中没有，CPU会再去读取内存中的数据。 ●物理存储器和地址空间 物理存储器和存储地址空间是两个不同的概念。但是由于这两者有十分密切的关系，而且两者都用B、KB、MB、GB来度量其容量大小，因此容易产生认识上的混淆。初学者弄清这两个不同的概念，有助于进一步认识内存储器和用好内存储器。 物理存储器是指实际存在的具体存储器芯片。如主板上装插的内存条和装载有系统的BIOS的ROM芯片，显示卡上的显示RAM芯片和装载显示BIOS的ROM芯片，以及各种适配卡上的RAM芯片和ROM芯片都是物理存储器。 存储地址空间是指对存储器编码（编码地址）的范围。所谓编码就是对每一个物理存储单元（一个字节）分配一个号码，通常叫作“编址”。分配一个号码给一个存储单元的目的是为了便于找到它，完成数据的读写，这就是所谓的“寻址”（所以，有人也把地址空间称为寻址空间）。 地址空间的大小和物理存储器的大小并不一定相等。举个例子来说明这个问题：某层楼共有17个房间，其编号为801～817。这17个房间是物理的，而其地址空间采用了三位编码，其范围是800～899共100个地址，可见地址空间是大于实际房间数量的。 对于386以上档次的微机，其地址总线为32位，因此地址空间可达2的23次方,即4GB。但实际上我们所配置的物理存储器通常只有1MB、2MB、4MB、8MB、16MB、32MB等，远小于地址空间所允许的范围。 好了，现在可以解释为什么会产生诸如：常规内存、保留内存、上位内存、高端内存、扩充内存和扩展内存等不同内存类型。
5. 8086系统中的存储器为什么要采用分段结构有什么好处
8086CPU中的寄存器都是16位的，16位的地址只能访问64KB的内存。086系统中的物理地址是由20根地址总线形成的，要做到对20位地址空间进行访问，就需要两部分地址，在8086系统中，就是由段基址和偏移地址两部分构成。
这两个地址都是16位的，将这两个地址采用相加的方式组成20位地址去访问存储器。在8086系统的地址形成中，当段地址确定后，该段的寻址范围就已经确定，其容量不大于64KB。同时，通过修改段寄存器内容，可达到逻辑段在整个1MB存储空间中浮动。
各个逻辑段之间可以紧密相连，可以中间有间隔，也可以相互重叠（部分重叠，甚至完全重叠）。采用段基址和偏移地址方式组成物理地址的优点是：满足对8086系统的1MB存储空间的访问，同时在大部分指令中只要提供16位的偏移地址即可。
(5)存储器分体管理例子扩展阅读
把段的起始单元的物理地址除以16的结果称为段地址，它为16位，写成十六进制是4位：XXXXH。显然，段地址决定了段在lMB空间中的位置。段内各存储单元相对段的起始单元都有一个距离，称为段内偏移量。
在对内存进行操作时，段地址先确定下来，然后给出不同的段内偏移量，就可以实现段内的寻址。段地址也是可以改变的，即段在1MB空间中的位置是可变的，因而可实现1MB的全范围寻址。
由于采用了分段结构，因此可以把每一个存储单元看成是具有两种类型的地址：物理地址和逻辑地址。物理地址就是实际地址，它具有20位的地址值，它惟一地标识1MB存储空间的某一存储单元。CPU与存储器之间的信息交换都是使用这个物理地址。
逻辑地址是编程时所使用的地址，它由段地址和段内偏移量组成。逻辑地址和物理地址的关系为：物理地址=段地址16+段内偏移量。由逻辑地址形成物理地址是由总线接口部件中的电路实现的。
6. 常用的内存管理机制有哪几种
嵌入式系统所用到的内存管理机制主要有以下两种：
1、虚拟内存管理机制：
有一些嵌入式处理器提供了MMU，在MMU具备内存地址映射和寻址功能，它使操作系统的内存管理更加方便。如果存在MMU ，操作系统会使用它完成从虚拟地址到物理地址的转换， 所有的应用程序只需要使用虚拟地址寻址数据。 这种使用虚拟地址寻址整个系统的主存和辅存的方式在现代操作系统中被称为虚拟内存。MMU 便是实现虚拟内存的必要条件。
虚拟内存的管理方法使系统既可以运行体积比物理内存还要大的应用程序，也可以实现“按需调页”策略，既满足了程序的运行速度，又节约了物理内存空间。
在L inux系统中，虚拟内存机制的实现实现为我们提供了一个典型的例子：在不同的体系结构下， 使用了三级或者两级页式管理，利用MMU 完成从虚拟地址到物理地址之间的转换。基于虚拟内存管理的内存最大好处是：由于不同进程有自己单独的进程空间，十分有效的提高了系统可靠性和安全性。
2、非虚拟内存管理机制：
在实时性要求比较高的情况下，很多嵌入式系统并不需要虚拟内存机制：因为虚拟内存机制会导致不确定性的 I/O阻塞时间， 使得程序运行时间不可预期，这是实时嵌入式系统的致命缺陷；另外，从嵌入式处理器的成本考虑，大多采用不装配MMU 的嵌入式微处理器。所以大多嵌入式系统采用的是实存储器管理策略。因而对于内存的访问是直接的，它对地址的访问不需要经过MMU，而是直接送到地址线上输出，所有程序中访问的地址都是实际的物理地址；而且，大多数嵌入式操作系统对内存空间没有保护，各个进程实际上共享一个运行空间。一个进程在执行前，系统必须为它分配足够的连续地址空间，然后全部载入主存储器的连续空间。
由此可见，嵌入式系统的开发人员不得不参与系统的内存管理。从编译内核开始，开发人员必须告诉系统这块开发板到底拥有多少内存；在开发应用程序时，必须考虑内存的分配情况并关注应用程序需要运行空间的大小。另外，由于采用实存储器管理策略，用户程序同内核以及其它用户程序在一个地址空间，程序开发时要保证不侵犯其它程序的地址空间，以使得程序不至于破坏系统的正常工作，或导致其它程序的运行异常；因而，嵌入式系统的开发人员对软件中的一些内存操作要格外小心。
UCOS就是使用非虚拟内存管理的一个例子，在UCOS中，所有的任务共享所有的物理内存，任务之间没有内存保护机制，这样能够提高系统的相应时间，但是任务内存操作不当，会引起系统崩溃。
7. 虚拟存储器由什么组成
1、虚拟存储器由主存储器和联机工和凯作的外部存储器共同组成。
2、虚拟内存的作用：内存在计算机中的作用很大，电脑中所有运行的程序都需要经过内存来执行，如果执行的程序很大或很多，就会导致内存消耗殆尽，从而使计算机进入假死状态。为了解决这个问题，Windows中运用了虚拟内存技术，即拿出一部分硬盘空间来充当内存使用，当内存占用完时，电脑就会自动调用硬盘来充当内存，以缓解内存的紧张。举一个例子来说，如果电脑只有128MB物理内存的话，当读取一个容量为200MB的文件时，就必须要用到比较大的虚拟内存，文件被内存读取之裂前后就会先储存到虚拟内存，等待内存把文件全部储存到虚拟内存之后，跟着就会把虚拟内里储肆棚清存的文件释放到原来的安装目录里了。
更多关于虚拟存储器由什么组成，进入：https://www.abcgonglue.com/ask/b96b921616095801.html?zd查看更多内容
8. 能举几个例子吗在计算机里，ROM,RAM,外存分别包括哪几个盘C盘D盘
RAM-RamdomAccessMemory易挥发性随机存取存储器，高速存取，读写时间相等，且与地址无关，如计算机内存等。
ROM-Read Only Memory只读存储器。断电后信息不丢失，如计算机启动用的BIOS芯片。存取速度很低，（较RAM而言）且不能改写。由于不能改写信息，不能升级，现已很少使用。
外存指外储存器，指除计算机内存及CPU缓存以外的储存器，此类储存器一般断电后仍然能保存数据。常见的外存储器有硬盘、软盘、光盘、U盘等。
C盘、D盘一般是指硬盘分区
9. 操作系统内存管理发展史
内存是计算机很重要的一个资源，因为程序只有被加载到内存中才可以运行；此外，CPU所需要的指令与数据也都是来自内存的。可以说，内存是影响计算机性能的一个很重要的因素。
随着技术的发展，现在计算机的内存容量已经有了很大的增长，但是程序大小的增长速度比内存容量的增长速度要快得多。正如帕金森定律所指出，“不论存储器有多大，程序都可以把它填满”。所以问题来了，当一个程序大小超过内存容量时，如何把调入内存中？这篇文章将总结内存管理的一些技术。
在介绍内存管理的细节前，先要了解一下分层存储器体系（一图胜千言）。
分层存储体系这个模型并不是一开始就有的，而是随着计算机的发展来一步步完善，最终才形成了现在的体系。所以，分层存储体系的发展历史也是这篇文章的一个线索。
早期的计算机是没有存储器抽象的，直接将物理内存暴露给程序。可以把内存想象成中医中放草药的盒子，每个盒子都有标记放的是哪种草药，当有两种草药同时放到一个盒子中去，就会出现医疗事故。
所以，这种情况下的内存管理是有问题的：
为了解决保护和重定位的问题，人们创造了一个新的内存抽象：地址空间。地址空间是一个进程可用于寻址内存的一套地址集合。每个进程都有一个自己的地址空间，并且这个地址空间独立于其他的地址空间。
地址空间在现实生活中有多的应用。比如电话的区号，北京是010，上海是021。这样即使同一个电话号码，区号不同也能区分开来。
考虑上个例子中的程序A、B，如果使用地址空间的话，B程序跳转28，就不会跳转到A程序的指令了。因为两个28分别属于不同地址空间。
了解地址空间这个概念，接下来看一下计算机是如何实现将两个28映射到不同地址空间里的。
经典的办法是给每个CPU配置两个寄存---基址寄存器和界限寄存器。基址寄存器记录程序的起始物理地址，界限寄存器记录程序的长度。
还是用这个图举例，程序A的基址为0，界限为16384，程序B基址为16384，界限值为32768。每次一个进程访问内存时，取一条指令，读或写一个数据字，CPU硬件会把地址发送到内存总线前自动把基址值加到进程发出的地址上。比如，进程A发出的访问地址是28，而A的基址是0，那么，A实际访问的物理地址就是28，而进程B的基址为16384，加上28，得到的地址为16412，进程B实际访问的地址是16412.这样就解决了之前提到过的绝对物理地址所带来的问题。
按照帕金森定律，“不论存储器有多大，程序都可以把它填满”。当程序大小超过内存容量时，计算机应该如何管理内存？
有两种处理内存超载的通用方法。一种是交换技术，即把一个进程完整调入内存，使该进程运行一段数据啊in，然后存回磁盘。空闲进程主要存在于磁盘上，所以，当他们不运行的时候不会占用内存。另一种是虚拟内存，该策略允许程序在只有一部分被调入内存的情况下运行。
我们重点关注虚拟内存。大体包含以下内容：
虚拟内存基本思想是每个程序都有自己的地址空间，这个空间被分割成多个块。每个块称作一页或页面。每一页有连续的地址范围。这些页被映射到物理内存，但是并不是所有的页都必须在内存中才能运行程序。当程序引用到一部分在物理内存中的地址空间时，由硬件执行必要的映射。当程序引用到一部分不在物理内存中的的地址空间时，由操作系统负责将缺失的部分装入物理内存并重新执行失败的指令。
至此，对操作系统中的内存管理有了一个大体的了解，如内存模型对象的发展过程，每种内存管理的优缺点。同时我感受到了提出问题，解决问题这条线索也是阅读计算机书籍的一个思路。
10. 存储器的原理是什么
存储器讲述工作原理及作用
介绍
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。其概念很广，有很多层次，在数字系统中，只要能保存二进制数据的都可以是存储器;在集成电路中，一个没有实物形式的具有存储功能的电路也叫存储器，如RAM、FIFO等;在系统中，具有实物形式的存储设备也叫存储器，如内存条、TF卡等。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。有了存储器，计算机才有记忆功能，才能保证正常工作。计算机中的存储器按用途存储器可分为主存储器(内存)和辅助存储器(外存),也有分为外部存储器和内部存储器的分类方法。外存通常是磁性介质或光盘等，能长期保存信息。内存指主板上的存储部件，用来存放当前正在执行的数据和程序，但仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失。
2.按存取方式分类
(1)随机存储器(RAM)：如果存储器中任何存储单元的内容都能被随机存取，且存取时间与存储单元的物理位置无关，则这种存储器称为随机存储器(RAM)。RAM主要用来存放各种输入/输出的程序、数据、中间运算结果以及存放与外界交换的信息和做堆栈用。随机存储器主要充当高速缓冲存储器和主存储器。
(2)串行访问存储器(SAS)：如果存储器只能按某种顺序来存取，也就是说，存取时间与存储单元的物理位置有关，则这种存储器称为串行访问存储器。串行存储器又可分为顺序存取存储器(SAM)和直接存取存储器(DAM)。顺序存取存储器是完全的串行访问存储器，如磁带，信息以顺序的方式从存储介质的始端开始写入(或读出);直接存取存储器是部分串行访问存储器，如磁盘存储器，它介于顺序存取和随机存取之间。
(3)只读存储器(ROM)：只读存储器是一种对其内容只能读不能写入的存储器，即预先一次写入的存储器。通常用来存放固定不变的信息。如经常用作微程序控制存储器。目前已有可重写的只读存储器。常见的有掩模ROM(MROM)，可擦除可编程ROM(EPROM)，电可擦除可编程ROM(EEPROM).ROM的电路比RAM的简单、集成度高，成本低，且是一种非易失性存储器，计算机常把一些管理、监控程序、成熟的用户程序放在ROM中。
3.按信息的可保存性分类
非永久记忆的存储器：断电后信息就消失的存储器，如半导体读/写存储器RAM。
永久性记忆的存储器：断电后仍能保存信息的存储器，如磁性材料做成的存储器以及半导体ROM。
4.按在计算机系统中的作用分
根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。
能力影响
从写命令转换到读命令，在某个时间访问某个地址，以及刷新数据等操作都要求数据总线在一定时间内保持休止状态，这样就不能充分利用存储器通道。此外，宽并行总线和DRAM内核预取都经常导致不必要的大数据量存取。在指定的时间段内，存储器控制器能存取的有用数据称为有效数据速率，这很大程度上取决于系统的特定应用。有效数据速率随着时间而变化，常低于峰值数据速率。在某些系统中，有效数据速率可下降到峰值速率的10%以下。
通常，这些系统受益于那些能产生更高有效数据速率的存储器技术的变化。在CPU方面存在类似的现象，最近几年诸如AMD和 TRANSMETA等公司已经指出，在测量基于CPU的系统的性能时，时钟频率不是唯一的要素。存储器技术已经很成熟，峰值速率和有效数据速率或许并不比以前匹配的更好。尽管峰值速率依然是存储器技术最重要的参数之一，但其他结构参数也可以极大地影响存储器系统的性能。
影响有效数据速率的参数
有几类影响有效数据速率的参数，其一是导致数据总线进入若干周期的停止状态。在这类参数中，总线转换、行周期时间、CAS延时以及RAS到CAS的延时(tRCD)引发系统结构中的大部分延迟问题。
总线转换本身会在数据通道上产生非常长的停止时间。以GDDR3系统为例，该系统对存储器的开放页不断写入数据。在这期间，存储器系统的有效数据速率与其峰值速率相当。不过，假设100个时钟周期中，存储器控制器从读转换到写。由于这个转换需要6个时钟周期，有效的数据速率下降到峰值速率的 94%。在这100个时钟周期中，如果存储器控制器将总线从写转换到读的话，将会丢失更多的时钟周期。这种存储器技术在从写转换到读时需要15个空闲周期，这会将有效数据速率进一步降低到峰值速率的79%。表1显示出针几种高性能存储器技术类似的计算结果。
显然，所有的存储器技术并不相同。需要很多总线转换的系统设计师可以选用诸如XDR、RDRAM或者DDR2这些更高效的技术来提升性能。另一方面，如果系统能将处理事务分组成非常长的读写序列，那么总线转换对有效带宽的影响最小。不过，其他的增加延迟现象，例如库(bank)冲突会降低有效带宽，对性能产生负面影响。
DRAM技术要求库的页或行在存取之前开放。一旦开放，在一个最小周期时间，即行周期时间(tRC)结束之前，同一个库中的不同页不能开放。对存储器开放库的不同页存取被称为分页遗漏，这会导致与任何tRC间隔未满足部分相关的延迟。对于还没有开放足够周期以满足tRC间隙的库而言，分页遗漏被称为库冲突。而tRC决定了库冲突延迟时间的长短，在给定的DRAM上可用的库数量直接影响库冲突产生的频率。
大多数存储器技术有4个或者8个库，在数十个时钟周期具有tRC值。在随机负载情况下，那些具有8个库的内核比具有4个库的内核所发生的库冲突更少。尽管tRC与库数量之间的相互影响很复杂，但是其累计影响可用多种方法量化。
存储器读事务处理
考虑三种简单的存储器读事务处理情况。第一种情况，存储器控制器发出每个事务处理，该事务处理与前一个事务处理产生一个库冲突。控制器必须在打开一个页和打开后续页之间等待一个tRC时间，这样增加了与页循环相关的最大延迟时间。在这种情况下的有效数据速率很大程度上决定于I/O，并主要受限于DRAM内核电路。最大的库冲突频率将有效带宽削减到当前最高端存储器技术峰值的20%到30%。
在第二种情况下，每个事务处理都以随机产生的地址为目标。此时，产生库冲突的机会取决于很多因素，包括tRC和存储器内核中库数量之间的相互作用。tRC值越小，开放页循环地越快，导致库冲突的损失越小。此外，存储器技术具有的库越多，随机地址存取库冲突的机率就越小。
第三种情况，每个事务处理就是一次页命中，在开放页中寻址不同的列地址。控制器不必访问关闭页，允许完全利用总线，这样就得到一种理想的情况，即有效数据速率等于峰值速率。
第一种和第三种情况都涉及到简单的计算，随机情况受其他的特性影响，这些特性没有包括在DRAM或者存储器接口中。存储器控制器仲裁和排队会极大地改善库冲突频率，因为更有可能出现不产生冲突的事务处理，而不是那些导致库冲突的事务处理。
然而，增加存储器队列深度未必增加不同存储器技术之间的相对有效数据速率。例如，即使增加存储器控制队列深度，XDR的有效数据速率也比 GDDR3高20%。存在这种增量主要是因为XDR具有更高的库数量以及更低的tRC值。一般而言，更短的tRC间隔、更多的库数量以及更大的控制器队列能产生更高的有效带宽。
实际上，很多效率限制现象是与行存取粒度相关的问题。tRC约束本质上要求存储器控制器从新开放的行中存取一定量的数据，以确保数据管线保持充满。事实上，为保持数据总线无中断地运行，在开放一个行之后，只须读取很少量的数据，即使不需要额外的数据。
另外一种减少存储器系统有效带宽的主要特性被归类到列存取粒度范畴，它规定了每次读写操作必须传输的数据量。与之相反，行存取粒度规定每个行激活(一般指每个RAS的CAS操作)需要多少单独的读写操作。列存取粒度对有效数据速率具有不易于量化的巨大影响。因为它规定一个读或写操作中需要传输的最小数据量，列存取粒度给那些一次只需要很少数据量的系统带来了问题。例如，一个需要来自两列各8字节的16字节存取粒度系统，必须读取总共32字节以存取两个位置。因为只需要32个字节中的16个字节，系统的有效数据速率降低到峰值速率的50%。总线带宽和脉冲时间长度这两个结构参数规定了存储器系统的存取粒度。
总线带宽是指连接存储器控制器和存储器件之间的数据线数量。它设定最小的存取粒度，因为对于一个指定的存储器事务处理，每条数据线必须至少传递一个数据位。而脉冲时间长度则规定对于指定的事务处理，每条数据线必须传递的位数量。每个事务处理中的每条数据线只传一个数据位的存储技术，其脉冲时间长度为1。总的列存取粒度很简单：列存取粒度=总线宽度×脉冲时间长度。
很多系统架构仅仅通过增加DRAM器件和存储总线带宽就能增加存储系统的可用带宽。毕竟，如果4个400MHz数据速率的连接可实现 1.6GHz的总峰值带宽，那么8个连接将得到3.2GHz。增加一个DRAM器件，电路板上的连线以及ASIC的管脚就会增多，总峰值带宽相应地倍增。
首要的是，架构师希望完全利用峰值带宽，这已经达到他们通过物理设计存储器总线所能达到的最大值。具有256位甚或512位存储总线的图形控制器已并不鲜见，这种控制器需要1,000个，甚至更多的管脚。封装设计师、ASIC底层规划工程师以及电路板设计工程师不能找到采用便宜的、商业上可行的方法来对这么多信号进行布线的硅片区域。仅仅增加总线宽度来获得更高的峰值数据速率，会导致因为列存取粒度限制而降低有效带宽。
假设某个特定存储技术的脉冲时间长度等于1，对于一个存储器处理，512位宽系统的存取粒度为512位(或者64字节)。如果控制器只需要一小段数据，那么剩下的数据就被浪费掉，这就降低了系统的有效数据速率。例如，只需要存储系统32字节数据的控制器将浪费剩余的32字节，进而导致有效的数据速率等于50%的峰值速率。这些计算都假定脉冲时间长度为1。随着存储器接口数据速率增加的趋势，大多数新技术的最低脉冲时间长度都大于1。
选择技巧
存储器的类型将决定整个嵌入式系统的操作和性能，因此存储器的选择是一个非常重要的决策。无论系统是采用电池供电还是由市电供电，应用需求将决定存储器的类型(易失性或非易失性)以及使用目的(存储代码、数据或者两者兼有)。另外，在选择过程中，存储器的尺寸和成本也是需要考虑的重要因素。对于较小的系统，微控制器自带的存储器就有可能满足系统要求，而较大的系统可能要求增加外部存储器。为嵌入式系统选择存储器类型时，需要考虑一些设计参数，包括微控制器的选择、电压范围、电池寿命、读写速度、存储器尺寸、存储器的特性、擦除/写入的耐久性以及系统总成本。
选择存储器时应遵循的基本原则
1、内部存储器与外部存储器
一般情况下，当确定了存储程序代码和数据所需要的存储空间之后，设计工程师将决定是采用内部存储器还是外部存储器。通常情况下，内部存储器的性价比最高但灵活性最低，因此设计工程师必须确定对存储的需求将来是否会增长，以及是否有某种途径可以升级到代码空间更大的微控制器。基于成本考虑，人们通常选择能满足应用要求的存储器容量最小的微控制器，因此在预测代码规模的时候要必须特别小心，因为代码规模增大可能要求更换微控制器。目前市场上存在各种规模的外部存储器器件，我们很容易通过增加存储器来适应代码规模的增加。有时这意味着以封装尺寸相同但容量更大的存储器替代现有的存储器，或者在总线上增加存储器。即使微控制器带有内部存储器，也可以通过增加外部串行EEPROM或闪存来满足系统对非易失性存储器的需求。
2、引导存储器
在较大的微控制器系统或基于处理器的系统中，设计工程师可以利用引导代码进行初始化。应用本身通常决定了是否需要引导代码，以及是否需要专门的引导存储器。例如，如果没有外部的寻址总线或串行引导接口，通常使用内部存储器，而不需要专门的引导器件。但在一些没有内部程序存储器的系统中，初始化是操作代码的一部分，因此所有代码都将驻留在同一个外部程序存储器中。某些微控制器既有内部存储器也有外部寻址总线，在这种情况下，引导代码将驻留在内部存储器中，而操作代码在外部存储器中。这很可能是最安全的方法，因为改变操作代码时不会出现意外地修改引导代码。在所有情况下，引导存储器都必须是非易失性存储器。
可以使用任何类型的存储器来满足嵌入式系统的要求，但终端应用和总成本要求通常是影响我们做出决策的主要因素。有时，把几个类型的存储器结合起来使用能更好地满足应用系统的要求。例如，一些PDA设计同时使用易失性存储器和非易失性存储器作为程序存储器和数据存储器。把永久的程序保存在非易失性ROM中，而把由用户下载的程序和数据存储在有电池支持的易失性DRAM中。不管选择哪种存储器类型，在确定将被用于最终应用系统的存储器之前，设计工程师必须仔细折中考虑各种设计因素。