⑴ cpu与存储器的连接图怎么画
第一步：将16进制的地址码转换为2进制地址码，确定其总容量
系统程序区：6000H~67FFH
6000：0110 0000 0000 0000
67FF：0110 0111 1111 1111
因为有16根地址线，所以排列为A0~A15
A15
A14
A13
A12
A11
A10
A9
A8
0 1 1 0 0 0 0 0
0 1 1 0 0 1 1 1
（后面的用不到了，做题的时候表格要体现<最好是全部都写出>）
同理用户程序区：6800H~6BFFH
A15
A14
A13
A12
A11
A10
A9
A8
0 1 1 0 1 0 0 0
0 1 1 0 1 0 1 1
第二步：选择合适的芯片
RAM用来存储当前运行的程序和数据，并可以在程序运行中反复的更改其内容，所以用户程序一般选用RAM芯片，而ROM基本上存储不变或基本不变的程序和数据，所以系统程序一般选用ROM芯片。
接下来就是选择芯片大小的问题
系统程序区：A0~A10编码从全0变为全1，一共11根地址线，也就是2k，8根数据线，系统程序区总容量2k x 8位，所以我们就选取一片2k x 8位的ROM芯片
用户程序区：A0~A9编码从全0变为全1，一共10根地址线，也就是1k，8根数据线，用户程序区总容量为1k x 8位，但根据题干未给出1k x 8位的RAM芯片，此时我们需要进行位扩展（如果对于字扩展和位扩展不熟悉，就去找一下其他博客了解一下吧，或者评论我也可以），我们就选取2片1k x 4位的RAM芯片。
第三步：分配地址线画图
说明：
A0~A10接2k x 8位的ROM
A0~A9分别接1k x 4位的RAM
A11~A15作为片选线
38译码器：A11、A12、A13分别连接A、B、C
G1 高电平(A14根据那个表可以看到始终为1->高电平)
G2A、G2B需要高电平工作（A15始终为高电平，但是连接的位置注意有个小圈圈哦–取反的是意思MREQ低电平有效）
输出Y4、Y5（这个需要看连接A、B、C的A11、A12、A13的编码，将其三位二进制转换为十进制就是其下标）
就像这样，当然你需要去看大量的题来看不同的38译码器的连接情况。
⑵ 半导体存储器有几类，分别有什么特点
1、随机存储器
对于任意一个地址，以相同速度高速地、随机地读出和写入数据的存储器（写入速度和读出速度可以不同）。存储单元的内部结构一般是组成二维方矩阵形式，即一位一个地址的形式(如64k×1位)。但有时也有编排成便于多位输出的形式（如8k×8位）。
特点：这种存储器的特点是单元器件数量少，集成度高，应用最为广泛（见金属-氧化物-半导体动态随机存储器）。
2、只读存储器
用来存储长期固定的数据或信息，如各种函数表、字符和固定程序等。其单元只有一个二极管或三极管。一般规定，当器件接通时为“1”,断开时为“0”，反之亦可。若在设计只读存储器掩模版时,就将数据编写在掩模版图形中，光刻时便转移到硅芯片上。
特点：其优点是适合于大量生产。但是，整机在调试阶段，往往需要修改只读存储器的内容，比较费时、费事，很不灵活（见半导体只读存储器）。
3、串行存储器
它的单元排列成一维结构，犹如磁带。首尾部分的读取时间相隔很长，因为要按顺序通过整条磁带。半导体串行存储器中单元也是一维排列，数据按每列顺序读取，如移位寄存器和电荷耦合存储器等。
特点：砷化镓半导体存储器如1024位静态随机存储器的读取时间已达2毫秒，预计在超高速领域将有所发展。
(2)画出半导体存储器芯片的结构扩展阅读：
半导体存储器优点
1、存储单元阵列和主要外围逻辑电路制作在同一个硅芯片上，输出和输入电平可以做到同片外的电路兼容和匹配。这可使计算机的运算和控制与存储两大部分之间的接口大为简化。
2、数据的存入和读取速度比磁性存储器约快三个数量级,可大大提高计算机运算速度。
3、利用大容量半导体存储器使存储体的体积和成本大大缩小和下降。
⑶ 16k*8位SRAM芯片构成64k*16位的存储器,要求画出该存储器的组成逻辑框图
首先要满足位宽的要求，2片16*8并行组成16*16的结构，地址线相同，数据线扩展，然后在满足容量用4个16*16的结构构成64*16，地址线扩展，数据线相同，地址线上多数要加译码器来片选，常见3-8译码器138。
⑷ 半导体存储器的结构主要包含哪三个部分 求解 急、、、、、、、、
存储单元 、驱动电路和读写电路
⑸ 半导体存储器的结构主要包含3个部分
半导体存储器的结构主要包含存储单元 、驱动电路和读写电路3个部分。。。
⑹ 用32K×8位DRAM芯片扩展128K×16位的存储器。要求画出该存储器的组成逻辑框图
2K*8的芯片所以地址线为15条，即A0~A14，数据线为8，将32K*8芯片组成128K*16的只读器，所以首先位扩展将数据线8扩展到16，即D0~D15，然后字扩展32K是15条地址线，128是17条地址线，所以要用2/4译码器将地址线15扩展到17，需要用到的芯片是(128/32)*(16/8)=8，连接如图所示！红色为A0~A14的地址总线。
PS：地址线的计算：32K=1K*32 1K=2^10 32=2^5，所以32K=2^10*2^5=2^15,所以等于15条地址线，
⑺ 画出该存储器的组成逻辑框图
按大小来看，一共需要16块DRAM芯片，将每四块分为一组，形成32位的数据宽度，根据该储存容量大小一共需要16位地址线（可以根据储存容量除以数据宽度来确定）。将地址线的低14位作为全部DRAM芯片的地址，然后将高2位作为组片选信号，即选择各组输出的32位数据。
⑻ 半导体存储器的结构主要包含三个部分，分别是什么
不知道啊
⑼ 存储芯片的组成
存储体由哪些组成
存储体由许多的存储单元组成，每个存储单元里面又包含若干个存储元件，每个存储元件可以存储一位二进制数0/1。
存储单元：
存储单元表示存储二进制代码的容器，一个存储单元可以存储一连串的二进制代码，这串二进制代码被称为一个存储字，代码的位数为存储字长。
在存储体中，存储单元是有编号的，这些编号称为存储单元的地址号。而存储单元地址的分配有两种方式，分别是大端、大尾方式、小端、小尾方式。
存储单元是按地址寻访的，这些地址同样都是二进制的形式。
MAR
MAR叫做存储地址寄存器，保存的是存储单元的地址，其位数反映了存储单元的个数。
用个例子来说明下：
比如有32个存储单元，而存储单元的地址是用二进制来表示的，那么5位二进制数就可以32个存储单元。那么，MAR的位数就是5位。
在实际运用中，我们 知道了MAR的位数，存储单元的个数也可以知道了。
MDR
MDR表示存储数据寄存器，其位数反映存储字长。
MDR存放的是从存储元件读出，或者要写入某存储元件的数据（二进制数）。
如果MDR=16,，每个存储单元进行访问的时候，数据是16位，那么存储字长就是16位。
主存储器和CPU的工作原理
在现代计算中，要想完成一个完整的读取操作，CPU中的控制器要给主存发送一系列的控制信号（读写命令、地址译码或者发送驱动信号等等）。
说明：
1.主存由半导体元件和电容器件组成。
2.驱动器、译码器、读写电路均位于主存储芯片中。
3.MAR、MDR位于CPU的内部芯片中
4.存储芯片和CPU芯片通过系统总线（数据总线、系统总线）连接。
⑽ 用16k*8位的SRAM芯片构成64k*16位的存储器，试画出该存储器的组成逻辑框图
共八个SRAM,每四片串联（地址线并联,数据线连一起），得到两组64K*8的存储组，然后将两组并联(地址线连一起，数据线并联)即64K*16BIT，地址分配可分为8个块区，高低字节分别译码选择，然后进行四个16K的寻址，访问具体数据的映射地址。
首先要满足位宽的要求，2片16*8并行组成16*16的结构，地址线相同，数据线扩展，然后在满足容量用4个16*16的结构构成64*16，地址线扩展，数据线相同，地址线上多数要加内译码器容来片选，常见3-8译码器138。
(10)画出半导体存储器芯片的结构扩展阅读：
存储器是用来存储程序和各种数据信息的记忆部件。存储器可分为主存储器(简称主存或内存)和辅助存储器(简称辅存或外存)两大类。和CPU直接交换信息的是主存。
主存的工作方式是按存储单元的地址存放或读取各类信息，统称访问存储器。主存中汇集存储单元的载体称为存储体，存储体中每个单元能够存放一串二进制码表示的信息，该信息的总位数称为一个存储单元的字长。存储单元的地址与存储在其中的信息是一一对应的，单元地址只有一个，固定不变，而存储在其中的信息是可以更换的。