A. 储存器的工艺特征
随机存储器对于任意一个地址，以相同速度高速地、随机地读出和写入数据的存储器(写入速度和读出速度可以不同)。存储单元的内部结构一般是组成二维方矩阵形式，即一位一个地址的形式(如64k×1位)。但有时也有编排成便于多位输出的形式(如8k×8位)。存储器技术特点分析，这种存储器的特点是单元器件数量少，集成度高，应用最为广泛(见金属-氧化物-半导体动态随机存储器)。
只读存储器用来存储长期固定的数据或信息，如各种函数表、字符和固定程序等。其单元只有一个二极管或三极管。一般规定，当器件接通时为“1”,断开时为“0”，反之亦可。若在设计只读存储器掩模版时,就将数据编写在掩模版图形中，光刻时便转移到硅芯片上。存储器技术特点分析，其优点是适合于大量生产。但是，整机在调试阶段，往往需要修改只读存储器的内容，比较费时、费事，很不灵活(见半导体只读存储器)。
串行存储器的单元排列成一维结构，犹如磁带。首尾部分的读取时间相隔很长，因为要按顺序通过整条磁带。半导体串行存储器中单元也是一维排列，数据按每列顺序读取，如移位寄存器和电荷耦合存储器等。存储器技术特点分析，砷化镓半导体存储器如1024位静态随机存储器的读取时间已达2毫秒，预计在超高速领域将有所发展。
B. 存储器的基本结构原理
存储器单元实际上是时序逻辑电路的一种。按存储器的使用类型可分为只读存储器(ROM)和随机存取存储器(RAM)，两者的功能有较大的区别，因此在描述上也有所不同
存储器是许多存储单元的集合，按单元号顺序排列。每个单元由若干三进制位构成，以表示存储单元中存放的数值，这种结构和数组的结构非常相似，故在VHDL语言中，通常由数组描述存储器
结构
存储器结构在MCS - 51系列单片机中，程序存储器和数据存储器互相独立，物理结构也不相同。程序存储器为只读存储器，数据存储器为随机存取存储器。从物理地址空间看，共有4个存储地址空间，即片内程序存储器、片外程序存储器、片内数据存储器和片外数据存储器，I/O接口与外部数据存储器统一编址
存储器是用来存储程序和各种数据信息的记忆部件。存储器可分为主存储器(简称主存或内存)和辅助存储器(简称辅存或外存)两大类。和CPU直接交换信息的是主存。
主存的工作方式是按存储单元的地址存放或读取各类信息，统称访问存储器。主存中汇集存储单元的载体称为存储体，存储体中每个单元能够存放一串二进制码表示的信息，该信息的总位数称为一个存储单元的字长。存储单元的地址与存储在其中的信息是一一对应的，单元地址只有一个，固定不变，而存储在其中的信息是可以更换的。
指示每个单元的二进制编码称为地址码。寻找某个单元时，先要给出它的地址码。暂存这个地址码的寄存器叫存储器地址寄存器(MAR)。为可存放从主存的存储单元内取出的信息或准备存入某存储单元的信息，还要设置一个存储器数据寄存器(MDR)
C. 内存储器的发展历程
对于用过386机器的人来说，30pin的内存，我想在很多人的脑海里，一定或多或少的还留有一丝印象，这一次我们特意收集的7根30pin的内存条，并拍成图片，怎么样看了以后，是不是有一种久违的感觉呀！
30pin 反面 30pin 正面
下面是一些常见内存参数的介绍：
bit 比特，内存中最小单位，也叫“位”。它只有两个状态分别以0和1表示
byte字节，8个连续的比特叫做一个字节。
ns（nanosecond）
纳秒，是一秒的10亿分之一。内存读写速度的单位，其前面数字越小表示速度越快。
72pin正面 72pin反面
72pin的内存，可以说是计算机发展史的一个经典，也正因为它的廉价，以及速度上大幅度的提升，为电脑的普及，提供了坚实的基础。由于用的人比较多，目前在市场上还可以买得到。
SIMM（Single In-line Memory Moles）
单边接触内存模组。是5X86及其较早的PC中常采用的内存接口方式。在486以前，多采用30针的SIMM接口，而在Pentuim中更多的是72针的SIMM接口，或者与DIMM接口类型并存。人们通常把72线的SIMM类型内存模组直接称为72线内存。
ECC（Error Checking and Correcting）
错误检查和纠正。与奇偶校验类似，它不但能检测到错误的地方，还可以纠正绝大多数错误。它也是在原来的数据位上外加位来实现的，这些额外的位是用来重建错误数据的。只有经过内存的纠错后，计算机操作指令才可以继续执行。当然在纠错是系统的性能有着明显的降低。
EDO DRAM（Extended Data Output RAM）
扩展数据输出内存。是Micron公司的专利技术。有72线和168线之分、5V电压、带宽32bit、基本速度40ns以上。传统的DRAM和FPM DRAM在存取每一bit数据时必须输出行地址和列地址并使其稳定一段时间后，然后才能读写有效的数据，而下一个bit的地址必须等待这次读写操作完成才能输出。EDO DRAM不必等待资料的读写操作是否完成，只要规定的有效时间一到就可以准备输出下一个地址，由此缩短了存取时间，效率比FPM DRAM高20%—30%。具有较高的性/价比，因为它的存取速度比FPM DRAM快15%，而价格才高出5%。因此，成为中、低档Pentium级别主板的标准内存。
DIMM（Dual In-line Memory Moles）
双边接触内存模组。也就是说这种类型接口内存的插板两边都有数据接口触片，这种接口模式的内存广泛应用于现在的计算机中，通常为84针，由于是双边的，所以共有84×2=168线接触，所以人们常把这种内存称为168线内存。
PC133
SDRAM（Synchronous Burst RAM）
同步突发内存。是168线、3.3V电压、带宽64bit、速度可达6ns。是双存储体结构，也就是有两个储存阵列，一个被CPU读取数据的时候，另一个已经做好被读取数据的准备，两者相互自动切换，使得存取效率成倍提高。并且将RAM与CPU以相同时钟频率控制，使RAM与CPU外频同步，取消等待时间，所以其传输速率比EDO DRAM快了13%。SDRAM采用了多体（Bank）存储器结构和突发模式，能传输一整数据而不是一段数据。
SDRAM ECC 服务器专用内存
RDRAM（Rambus DRAM）
是美国RAMBUS公司在RAMBUSCHANNEL技术基础上研制的一种存储器。用于数据存储的字长为16位，传输率极速指标有望达到600MHz。以管道存储结构支持交叉存取同时执行四条指令，单从封装形式上看，与DRAM没有什么不同，但在发热量方面与100MHz的SDRAM大致相当。因为它的图形加速性能是EDO DRAM的3-10倍，所以目前主要应用于高档显卡上做显示内存。
Direct RDRAM
是RDRAM的扩展，它使用了同样的RSL，但接口宽度达到16位，频率达到800MHz，效率更高。单个传输率可达到1.6GB/s，两个的传输率可达到3.2GB/s。
点评：
30pin和72pin的内存，早已退出市场，现在市场上主流的内存，是SDRAM，而SDRAM的价格越降越底，对于商家和厂家而言，利润空间已缩到了极限，赔钱的买卖，有谁愿意去做了？再者也没有必要，毕竟厂家或商家们总是在朝着向“钱”的方向发展。
随着 INTEL和 AMD两大公司 CPU生产飞速发展，以及各大板卡厂家的支持，RAMBUS 和 DDRAM 也得到了更快的发展和普及，究竟哪一款会成为主流，哪一款更适合用户，市场终究会证明这一切的。
机存取存储器是电脑的记忆部件，也被认为是反映集成电路工艺水平的部件。各种存储器中以动态存储器（DRAM）的存储容量为最大，使用最为普及，几十年间它的存储量扩大了几千倍，存取数据的速度提高40多倍。存储器的集成度的提高是靠不断缩小器件尺寸达到的。尺寸的缩小，对集成电路的设计和制造技术提出了极为苛刻的要求，可以说是只有一代新工艺的突破，才有一代集成电路。
动态读写存储器DRAM（Dynamic Random Access MeMory）是利用MOS存储单元分布电容上的电荷来存储数据位，由于电容电荷会泄漏，为了保持信息不丢失，DRAM需要不断周期性地对其刷新。由于这种结构的存储单元所需要的MOS管较少，因此DRAM的集成度高、功耗也小，同时每位的价格最低。DRAM一般都用于大容量系统中。DRAM的发展方向有两个，一是高集成度、大容量、低成本，二是高速度、专用化。
从1970年Intel公司推出第一块1K DRAM芯片后，其存储容量基本上是按每三年翻两番的速度发展。1995年12月韩国三星公司率先宣布利用0.16μm工艺研制成功集成度达10亿以上的1000M位的高速（3lns）同步DRAM。这个领域的竞争非常激烈，为了解决巨额投资和共担市场风险问题，世界范围内的各大半导体厂商纷纷联合，已形成若干合作开发的集团格局。
1996年市场上主推的是4M位和16M位DRAM芯片，1997年以16M位为主，1998年64M位大量上市。64M DRAM的市场占有率达52%；16M DRAM的市场占有率为45%。1999年64M DRAM市场占有率已提高到78%，16M DRAM占1%。128M DRAM已经普及，明年将出现256M DRAM。
高性能RISC微处理器的时钟已达到100MHz～700MHz，这种情况下，处理器对存储器的带宽要求越来越高。为了适应高速CPU构成高性能系统的需要，DRAM技术在不断发展。在市场需求的驱动下，出现了一系列新型结构的高速DRAM。例如EDRAM、CDRAM、SDRAM、RDRAM、SLDRAM、DDR DRAM、DRDRAM等。为了提高动态读写存储器访问速度而采用不同技术实现的DRAM有：
（1） 快速页面方式FPM DRAM
快速页面方式FPM（Fast Page Mode）DRAM已经成为一种标准形式。一般DRAM存储单元的读写是先选择行地址，再选择列地址，事实上，在大多数情况下，下一个所需要的数据在当前所读取数据的下一个单元，即其地址是在同一行的下一列，FPM DRAM可以通过保持同一个行地址来选择不同的列地址实现存储器的连续访问。减少了建立行地址的延时时间从而提高连续数据访问的速度。但是当时钟频率高于33MHz时，由于没有足够的充电保持时间，将会使读出的数据不可靠。
（2） 扩展数据输出动态读写存储器EDO DRAM
在FPM技术的基础上发展起来的扩展数据输出动态读写存储器EDODRAM（Extended Data Out DRAM），是在RAM的输出端加一组锁存器构成二级内存输出缓冲单元，用以存储数据并一直保持到数据被可靠地读取时为止，这样就扩展了数据输出的有效时间。EDODRAM可以在50MHz时钟下稳定地工作。
由于只要在原DRAM的基础上集成成本提高并不多的EDO逻辑电路，就可以比较有效地提高动态读写存储器的性能，所以在此之前，EDO DRAM曾成为动态读写存储器设计的主流技术和基本形式。
（3） 突发方式EDO DRAM
在EDO DRAM存储器的基础上，又发展了一种可以提供更高有效带宽的动态读写存储器突发方式EDO DRAM（Burst EDO DRAM）。这种存储器可以对可能所需的4个数据地址进行预测并自动地预先形成，它把可以稳定工作的频率提高到66MHz。
（4） 同步动态读写存储器SDRAM
SDRAM（Synchronous DRAM）是通过同步时钟对控制接口的操作和安排片内隔行突发方式地址发生器来提高存储器的性能。它仅需要一个首地址就可以对一个存储块进行访问。所有的输入采样如输出有效都在同一个系统时钟的上升沿。所使用的与CPU同步的时钟频率可以高达66MHz～100MHz。它比一般DRAM增加一个可编程方式寄存器。采用SDRAM可大大改善内存条的速度和性能，系统设计者可根据处理器要求，灵活地采用交错或顺序脉冲。
Infineon Technologies(原Siemens半导体)今年已批量供应256Mit SDRAM。其SDRAM用0.2μm技术生产，在100MHz的时钟频率下输出时间为10ns。
（5） 带有高速缓存的动态读写存储器CDRAM
CDRAM（Cached DRAM）是日本三菱电气公司开发的专有技术，1992年推出样品，是通过在DRAM芯片，集成一定数量的高速SRAM作为高速缓冲存储器Cache和同步控制接口，来提高存储器的性能。这种芯片用单一+3.3V电源，低压TTL输入输出电平。目前三菱公司可以提供的CDRAM为4Mb和16Mb，其片内Cache为16KB，与128位内部总线配合工作，可以实现100MHz的数据访问。流水线式存取时间为7ns。
（6） 增强型动态读写存储器EDRAM（Enhanced DRAM）
由Ramtron跨国公司推出的带有高速缓冲存储器的DRAM产品称作增强型动态读写存储器EDRAM（Enhanced DRAM），它采用异步操作方式，单一+5V工作电源，CMOS或TTL输入输出电平。由于采用一种改进的DRAM 0.76μm CMOS工艺和可以减小寄生电容和提高晶体管增益的结构技术，其性能大大提高，行访问时间为35ns，读/写访问时间可以提高到65ns，页面写入周期时间为15ns。EDRAM还在片内DRAM存储矩阵的列译码器上集成了2K位15ns的静态RAM高速缓冲存储器Cache，和后写寄存器以及另外的控制线，并允许SRAM Cache和DRAM独立操作。每次可以对一行数据进行高速缓冲。它可以象标准的DRAM对任一个存储单元用页面或静态列访问模式进行操作，访问时间只有15ns。当Cache未命中时，EDRAM就把新的一行加载到Cache中，并把选择的存储单元数据输出，这需要花35ns。这种存储器的突发数据率可以达到267Mbytes/s。
（7） RDRAM（Rambus DRAM）
Rambus DRAM是Rambus公司利用本身研制的一种独特的接口技术代替页面方式结构的一种新型动态读写存储器。这种接口在处理机与DRAM之间使用了一种特殊的9位低压负载发送线，用250MHz同步时钟工作，字节宽度地址与数据复用的串行总线接口。这种接口又称作Rambus通道，这种通道嵌入到DRAM中就构成Rambus DRAM，它还可以嵌入到用户定制的逻辑芯片或微处理机中。它通过使用250MHz时钟的两个边沿可以使突发数据传输率达到500MHz。在采用Rambus通道的系统中每个芯片内部都有它自己的控制器，用来处理地址译码和面页高速缓存管理。由此一片存储器子系统的容量可达512K字节，并含有一个总线控制器。不同容量的存储器有相同的引脚并连接在同一组总线上。Rambus公司开发了这种新型结构的DRAM，但是它本身并不生产，而是通过发放许可证的方式转让它的技术，已经得到生产许可的半导体公司有NEC、Fujitsu、Toshiba、Hitachi和LG等。
被业界看好的下一代新型DRAM有三种：双数据传输率同步动态读写存储器（DDR SDRAM）、同步链动态读写存储器（SLDRAM）和Rambus接口DRAM（RDRAM）。
（1） DDR DRAM（Double Data Rate DRAM）
在同步动态读写存储器SDRAM的基础上，采用延时锁定环（Delay-locked Loop）技术提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据（而不是第一代SDRAM仅在时钟脉冲的下降沿传输数据），这样就在不提高时钟频率的情况下，使数据传输率提高一倍，故称作双数据传输率（DDR）DRAM，它实际上是第二代SDRAM。由于DDR DRAM需要新的高速时钟同步电路和符合JEDEC标准的存储器模块，所以主板和芯片组的成本较高，一般只能用于高档服务器和工作站上，其价格在中低档PC机上可能难以接受。
（2） SLDRAM（Synchnonous Link DRAM）
这是由IBM、HP、Apple、NEC、Fujitsu、Hyundai、Micron、TI、Toshiba、Sansung和Siemens等业界大公司联合制定的一个开放性标准，委托Mosaid Technologies公司设计，所以SLDRAM是一种原本最有希望成为高速DRAM开放性工业标准的动态读写存储器。它是一种在原DDR DRAM基础上发展的一种高速动态读写存储器。它具有与DRDRAM相同的高数据传输率，但是它比其工作频率要低；另外生产这种存储器不需要支付专利使用费，使得制造成本较低，所以这种存储器应该具有市场竞争优势。但是由于SLDRAM联盟是一个松散的联合体，众多成员之间难以协调一致，在研究经费投入上不能达成一致意见，加上Intel公司不支持这种标准，所以这种动态存储器反而难以形成气候，敌不过Intel公司鼎立支持的Rambus公司的DRDRAM。SLDRAM可用于通信和消费类电子产品，高档PC和服务器。
（3） DRDRAM（Direct Rambus DRAM）
从1996年开始，Rambus公司就在Intel公司的支持下制定新一代RDRAM标准，这就是DRDRAM（Direct RDRAM）。这是一种基于协议的DRAM，与传统DRAM不同的是其引脚定义会随命令而变，同一组引脚线可以被定义成地址，也可以被定义成控制线。其引脚数仅为正常DRAM的三分之一。当需要扩展芯片容量时，只需要改变命令，不需要增加硬件引脚。这种芯片可以支持400MHz外频，再利用上升沿和下降沿两次传输数据，可以使数据传输率达到800MHz。同时通过把数据输出通道从8位扩展成16位，这样在100MHz时就可以使最大数据输出率达1.6Gb/s。东芝公司在购买了Rambus公司的高速传输接口技术专利后，于1998年9月首先推出72Mb的RDRAM，其中64Mb是数据存储器，另外8Mb用于纠错校验，由此大大提高了数据读写可靠性。
Intel公司办排众议，坚定地推举DRDRAM作为下一代高速内存的标准，目前在Intel公司对Micro、Toshiba和Samsung等公司组建DRDRAM的生产线和测试线投入资金。其他众多厂商也在努力与其抗争，最近AMD宣布至少今年推出的K7微处理器都不打算采用Rambus DRAM；据说IBM正在考虑放弃对Rambus的支持。当前市场上同样是64Mb的DRAM，RDRAM就要比其他标准的贵45美元。
由此可见存储器的发展动向是：大容量化，高速化， 多品种、多功能化，低电压、低功耗化。
存储器的工艺发展中有以下趋势：CHMOS工艺代替NMOS工艺以降低功耗；缩小器件尺寸，外围电路仍采用ECL结构以提高存取速度同时提高集成度；存储电容从平面HI-C改为深沟式，保证尺寸减少后的电荷存储量，以提高可靠性；电路设计中简化外围电路结构，注意降低噪声，运用冗余技术以提高质量和成品率；工艺中采用了多种新技术；使DRAM的存储容量稳步上升，为今后继续开发大容量的新电路奠定基础。
从电子计算机中的处理器和存储器可以看出ULSI前进的步伐和几十年间的巨大变化。
D. 内存卡内存条的制作原理
拿内存条来说吧
内存条上有几个黑色的方块，那些就是存储颗粒，每个存储颗粒都有一定容量，一条内存总容量就是上面所有存储颗粒的容量之和。
分两方面来说，一方面，如果每个存储颗粒容量相同，存储颗粒多的容量就更大，比如有的内存只有一面有存储颗粒，有的内存两面都有。另一方面，随着工艺进步，晶体管的体积越来越小，那么同样体积的存储颗粒就可以容纳更多的晶体管，也即容量越大，这样相同数量的存储颗粒就可以有更大当然容量了。
存储卡也类似
平常看到的如标准SD卡，它们体积都一样，但容量不一样，其实在同样的工艺下，要增大容量，晶体管数量就要增多，体积也一定会增大。但为了让不同容量的SD卡能被同样的设备使用，它们就被加上了外壳，外壳使得它们看起来都是一样大的。
当然也可以用更先进的工艺，在相同体积的存储颗粒上制作更大的容量。
像64M和1G的存储卡这么大的容量跨度，往往上面说的两个原因都有，用更先进的工艺制作的1G的存储颗粒也许比用老旧的工艺制作的64M的存储颗粒体积还小。
E. 各位前辈，请教一下哈：请问计算机的内存条是如何制作或生产出来的哇....^_^...
在计算机的组成结构中，有一个很重要的部分，就是存储器。存储器是用来存储程序和数据的部件，对于计算机来说，有了存储器，才有记忆功能，才能保证正常工作。存储器的种类很多，按其用途可分为主存储器和辅助存储器，主存储器又称内存储器（简称内存），辅助存储器又称外存储器（简称外存）。外存通常是磁性介质或光盘，像硬盘，软盘，磁带，CD等，能长期保存信息，并且不依赖于电来保存信息，但是由机械部件带动，速度与CPU相比就显得慢的多。内存指的就是主板上的存储部件，是CPU直接与之沟通，并用其存储数据的部件，存放当前正在使用的（即执行中）的数据和程序，它的物理实质就是一组或多组具备数据输入输出和数据存储功能的集成电路，内存只用于暂时存放程序和数据，一旦关闭电源或发生断电，其中的程序和数据就会丢失。
从一有计算机开始，就有内存。内存发展到今天也经历了很多次的技术改进，从最早的DRAM一直到FPMDRAM、EDODRAM、SDRAM等，内存的速度一直在提高且容量也在不断的增加。今天，服务器主要使用的是什么样的内存呢？目前，IA架构的服务器普遍使用的是REGISTERED
快速周期随机存取存储器
ECCSDRAM。
既然内存是用来存放当前正在使用的（即执行中）的数据和程序，那么它是怎么工作的呢？我们平常所提到的计算机的内存指的是动态内存（即DRAM），动态内存中所谓的“动态”，指的是当我们将数据写入DRAM后，经过一段时间，数据会丢失，因此需要一个额外设电路进行内存刷新操作。具体的工作过程是这样的：一个DRAM的存储单元存储的是0还是1取决于电容是否有电荷，有电荷代表1，无电荷代表0。但时间一长，代表1的电容会放电，代表0的电容会吸收电荷，这就是数据丢失的原因；刷新操作定期对电容进行检查，若电量大于满电量的1/2，则认为其代表1，并把电容充满电；若电量小于1/2，则认为其代表0，并把电容放电，借此来保持数据的连续性。
F. 当前计算机内存储器使用的是什么材料
晶圆
由于是晶体材料，其形状为圆形，所以称为晶圆。衬底材料有硅、锗、GaAs、InP、GaN等。由于硅最为常用，如果没有特别指明晶体材料，通常指硅晶圆。
在硅晶片上可加工制作成各种电路元件结构，而成为有特定电性功能的集成电路产品。晶圆的原始材料是硅，而地壳表面有用之不竭的二氧化硅。
(6)内存储器的制作工艺扩展阅读
经常会看到有些以尺寸表示的晶圆厂，如12英寸晶圆厂，8英寸晶圆厂。12英寸指的是晶圆的直径，差不多相当于300mm，晶圆尺寸越大，制造难度越高，切割的出来的芯片也会更多。随着芯片尺寸越来越小，一块晶圆上可以切割出数千个芯片。
12英寸目前是市场的主流，将近七成的晶圆产能为12英寸，8英寸的产能逐渐减少。接下来就是包括光刻，制作晶体管，晶圆切割，测试，封装等一系列复杂工序，最后得到芯片成品。
G. 内存是怎么制作的
1. 内存的工作原理
显然，内存指的是PC中常见的内存条，这一类内存属于动态随机访问存储器 DRAM (Dynamic Random Access Memory), 它的基本存储单元非常简单易懂，由一个N型场效应晶体管(NMOS FET)和一个电容组成。在这里可以把晶体管看成一个理想的开关。 当NMOS晶体管打开时，检测电容放电造成的电压改变就是读取0/1的过程，向电容注入不同电荷就是写入过程；NMOS晶体管关闭时，电荷保存在电容上，处于存储状态。
DRAM的优势在于其结构简单，面积小，所以在同样面积内可以塞入更多存储单元，存储密度高，现在内存条的容量都顶得上多年前的硬盘了。大家可以自己算算一根2Gb的内存里面有多少这样的单元。 缺点则是：
1. 每次读取都是破坏性的，电容放电后电荷就尼玛没有了啊，所以还要重新写入一遍啊！！！
2. 电容还尼玛会漏电啊，一般写入后几十个微秒之后就漏得没法检测了（现在的电容一般是25pF），整个阵列都要不停的刷新，就是把已经存储的内容读一次再写进去，期间什么都不能做啊！！！
3. 电容太小导致很多问题，比如速度不能太快啊，会被宇宙粒子打到然后就尼玛中和了啊 （ Soft error ） ！！！！
4. 没有电的时候存储的内容就丢掉了，这直接导致大量停电导致的文档丢失等杯具。。。。。
（使得存储器能够在无电时保留信息，台湾人施敏大师和一个韩国人发明了闪存Flash memory。半导体业已经贡献过两个诺贝尔物理学奖：晶体管和集成电路，施敏怕是这个行业中仅存的还有机会拿奖的人，他的合作者早早挂了甚至连专利费都没拿多少。）
2. 如何用半导体工艺制作以上的电路？
DRAM制造工艺是通用的集成电路制作工艺的子集，这个问题就可以转化为“集成电路是如何制造的？”而这个问题就比较复杂了，我争取用“盖楼”这个大家都能理解的例子讲清楚。
集成电路从其横切面来看，是分层的，基本使用同种材料实现类似功能，层与层之间通过通孔（via）做电学连接。
这一结构其实很像一座楼房，芯片制造的过程也有点像盖楼的过程，非常简化的步骤如下：
1. 设计图，也就是芯片的版图（layout）；版图是一幅分层的俯视图，包含了每一层的物理形状信息和层与层间的位置连接关系。版图被转化成掩模（mask），每张掩模则是某一层的俯视图，一颗芯片往往有几十张掩模。芯片的每层是被同时制作的，就像盖楼是必须3楼盖好才能盖4楼。（本来想放一些自己手头上的版图和掩模给大家看看，涉及版权等问题，有兴趣的同学自己搜吧）
2. 平整土地。这个没什么说的，绝大部分芯片都是从平整的芯圆（wafer）开始的，要对芯圆进行清洗啊什么的
3. 地基和底层。这是在制造过程中最关键最复杂的一步，因为所有重要的有源器件（active device）如晶体管都是在电路的最底层。 首先要划线（光照Photolithography）界定哪里要挖掉哪里要保留，然后挖坑（ecthing刻蚀），在需要的地方做固化（离子注入Ion Implantation），盖墙铺管道什么的（化学沉积和物理沉积CVD&PVD）等等。具体步骤十分复杂，往往需要十几张掩模才能完成，不过大家可以自行脑补一座大楼怎么从地上长出来的。
4. 高层。较高的层就相对简单了，还是划线决定（光照Photolithography）哪里要做墙或柱子，哪里是空间，再沉积金属把这些东西长出来。这些层次基本都是铜或铝金属连接，少有复杂器件。
5. 封顶。做一层金属化合物固化保护，当然要把连接点（PAD）露出来。
6. 清洗，切割。 这一步盖楼是没有的。。。。一块300毫米直径的晶圆上可能有成百上千块芯片，像切蛋糕一样切下来。
7. 封装。 有点像外立面装修，然后给整座楼通水通电通气。一块小小的硅芯片就变成了我们经常看到的样子，需要的信号和电源被连接到一个个焊球或针脚上。封装是一门很大的学问，对芯片的电气性能影响巨大。
H. 存储器的原理是什么
存储器讲述工作原理及作用
介绍
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。其概念很广，有很多层次，在数字系统中，只要能保存二进制数据的都可以是存储器;在集成电路中，一个没有实物形式的具有存储功能的电路也叫存储器，如RAM、FIFO等;在系统中，具有实物形式的存储设备也叫存储器，如内存条、TF卡等。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。有了存储器，计算机才有记忆功能，才能保证正常工作。计算机中的存储器按用途存储器可分为主存储器(内存)和辅助存储器(外存),也有分为外部存储器和内部存储器的分类方法。外存通常是磁性介质或光盘等，能长期保存信息。内存指主板上的存储部件，用来存放当前正在执行的数据和程序，但仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失。
2.按存取方式分类
(1)随机存储器(RAM)：如果存储器中任何存储单元的内容都能被随机存取，且存取时间与存储单元的物理位置无关，则这种存储器称为随机存储器(RAM)。RAM主要用来存放各种输入/输出的程序、数据、中间运算结果以及存放与外界交换的信息和做堆栈用。随机存储器主要充当高速缓冲存储器和主存储器。
(2)串行访问存储器(SAS)：如果存储器只能按某种顺序来存取，也就是说，存取时间与存储单元的物理位置有关，则这种存储器称为串行访问存储器。串行存储器又可分为顺序存取存储器(SAM)和直接存取存储器(DAM)。顺序存取存储器是完全的串行访问存储器，如磁带，信息以顺序的方式从存储介质的始端开始写入(或读出);直接存取存储器是部分串行访问存储器，如磁盘存储器，它介于顺序存取和随机存取之间。
(3)只读存储器(ROM)：只读存储器是一种对其内容只能读不能写入的存储器，即预先一次写入的存储器。通常用来存放固定不变的信息。如经常用作微程序控制存储器。目前已有可重写的只读存储器。常见的有掩模ROM(MROM)，可擦除可编程ROM(EPROM)，电可擦除可编程ROM(EEPROM).ROM的电路比RAM的简单、集成度高，成本低，且是一种非易失性存储器，计算机常把一些管理、监控程序、成熟的用户程序放在ROM中。
3.按信息的可保存性分类
非永久记忆的存储器：断电后信息就消失的存储器，如半导体读/写存储器RAM。
永久性记忆的存储器：断电后仍能保存信息的存储器，如磁性材料做成的存储器以及半导体ROM。
4.按在计算机系统中的作用分
根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。
能力影响
从写命令转换到读命令，在某个时间访问某个地址，以及刷新数据等操作都要求数据总线在一定时间内保持休止状态，这样就不能充分利用存储器通道。此外，宽并行总线和DRAM内核预取都经常导致不必要的大数据量存取。在指定的时间段内，存储器控制器能存取的有用数据称为有效数据速率，这很大程度上取决于系统的特定应用。有效数据速率随着时间而变化，常低于峰值数据速率。在某些系统中，有效数据速率可下降到峰值速率的10%以下。
通常，这些系统受益于那些能产生更高有效数据速率的存储器技术的变化。在CPU方面存在类似的现象，最近几年诸如AMD和 TRANSMETA等公司已经指出，在测量基于CPU的系统的性能时，时钟频率不是唯一的要素。存储器技术已经很成熟，峰值速率和有效数据速率或许并不比以前匹配的更好。尽管峰值速率依然是存储器技术最重要的参数之一，但其他结构参数也可以极大地影响存储器系统的性能。
影响有效数据速率的参数
有几类影响有效数据速率的参数，其一是导致数据总线进入若干周期的停止状态。在这类参数中，总线转换、行周期时间、CAS延时以及RAS到CAS的延时(tRCD)引发系统结构中的大部分延迟问题。
总线转换本身会在数据通道上产生非常长的停止时间。以GDDR3系统为例，该系统对存储器的开放页不断写入数据。在这期间，存储器系统的有效数据速率与其峰值速率相当。不过，假设100个时钟周期中，存储器控制器从读转换到写。由于这个转换需要6个时钟周期，有效的数据速率下降到峰值速率的 94%。在这100个时钟周期中，如果存储器控制器将总线从写转换到读的话，将会丢失更多的时钟周期。这种存储器技术在从写转换到读时需要15个空闲周期，这会将有效数据速率进一步降低到峰值速率的79%。表1显示出针几种高性能存储器技术类似的计算结果。
显然，所有的存储器技术并不相同。需要很多总线转换的系统设计师可以选用诸如XDR、RDRAM或者DDR2这些更高效的技术来提升性能。另一方面，如果系统能将处理事务分组成非常长的读写序列，那么总线转换对有效带宽的影响最小。不过，其他的增加延迟现象，例如库(bank)冲突会降低有效带宽，对性能产生负面影响。
DRAM技术要求库的页或行在存取之前开放。一旦开放，在一个最小周期时间，即行周期时间(tRC)结束之前，同一个库中的不同页不能开放。对存储器开放库的不同页存取被称为分页遗漏，这会导致与任何tRC间隔未满足部分相关的延迟。对于还没有开放足够周期以满足tRC间隙的库而言，分页遗漏被称为库冲突。而tRC决定了库冲突延迟时间的长短，在给定的DRAM上可用的库数量直接影响库冲突产生的频率。
大多数存储器技术有4个或者8个库，在数十个时钟周期具有tRC值。在随机负载情况下，那些具有8个库的内核比具有4个库的内核所发生的库冲突更少。尽管tRC与库数量之间的相互影响很复杂，但是其累计影响可用多种方法量化。
存储器读事务处理
考虑三种简单的存储器读事务处理情况。第一种情况，存储器控制器发出每个事务处理，该事务处理与前一个事务处理产生一个库冲突。控制器必须在打开一个页和打开后续页之间等待一个tRC时间，这样增加了与页循环相关的最大延迟时间。在这种情况下的有效数据速率很大程度上决定于I/O，并主要受限于DRAM内核电路。最大的库冲突频率将有效带宽削减到当前最高端存储器技术峰值的20%到30%。
在第二种情况下，每个事务处理都以随机产生的地址为目标。此时，产生库冲突的机会取决于很多因素，包括tRC和存储器内核中库数量之间的相互作用。tRC值越小，开放页循环地越快，导致库冲突的损失越小。此外，存储器技术具有的库越多，随机地址存取库冲突的机率就越小。
第三种情况，每个事务处理就是一次页命中，在开放页中寻址不同的列地址。控制器不必访问关闭页，允许完全利用总线，这样就得到一种理想的情况，即有效数据速率等于峰值速率。
第一种和第三种情况都涉及到简单的计算，随机情况受其他的特性影响，这些特性没有包括在DRAM或者存储器接口中。存储器控制器仲裁和排队会极大地改善库冲突频率，因为更有可能出现不产生冲突的事务处理，而不是那些导致库冲突的事务处理。
然而，增加存储器队列深度未必增加不同存储器技术之间的相对有效数据速率。例如，即使增加存储器控制队列深度，XDR的有效数据速率也比 GDDR3高20%。存在这种增量主要是因为XDR具有更高的库数量以及更低的tRC值。一般而言，更短的tRC间隔、更多的库数量以及更大的控制器队列能产生更高的有效带宽。
实际上，很多效率限制现象是与行存取粒度相关的问题。tRC约束本质上要求存储器控制器从新开放的行中存取一定量的数据，以确保数据管线保持充满。事实上，为保持数据总线无中断地运行，在开放一个行之后，只须读取很少量的数据，即使不需要额外的数据。
另外一种减少存储器系统有效带宽的主要特性被归类到列存取粒度范畴，它规定了每次读写操作必须传输的数据量。与之相反，行存取粒度规定每个行激活(一般指每个RAS的CAS操作)需要多少单独的读写操作。列存取粒度对有效数据速率具有不易于量化的巨大影响。因为它规定一个读或写操作中需要传输的最小数据量，列存取粒度给那些一次只需要很少数据量的系统带来了问题。例如，一个需要来自两列各8字节的16字节存取粒度系统，必须读取总共32字节以存取两个位置。因为只需要32个字节中的16个字节，系统的有效数据速率降低到峰值速率的50%。总线带宽和脉冲时间长度这两个结构参数规定了存储器系统的存取粒度。
总线带宽是指连接存储器控制器和存储器件之间的数据线数量。它设定最小的存取粒度，因为对于一个指定的存储器事务处理，每条数据线必须至少传递一个数据位。而脉冲时间长度则规定对于指定的事务处理，每条数据线必须传递的位数量。每个事务处理中的每条数据线只传一个数据位的存储技术，其脉冲时间长度为1。总的列存取粒度很简单：列存取粒度=总线宽度×脉冲时间长度。
很多系统架构仅仅通过增加DRAM器件和存储总线带宽就能增加存储系统的可用带宽。毕竟，如果4个400MHz数据速率的连接可实现 1.6GHz的总峰值带宽，那么8个连接将得到3.2GHz。增加一个DRAM器件，电路板上的连线以及ASIC的管脚就会增多，总峰值带宽相应地倍增。
首要的是，架构师希望完全利用峰值带宽，这已经达到他们通过物理设计存储器总线所能达到的最大值。具有256位甚或512位存储总线的图形控制器已并不鲜见，这种控制器需要1,000个，甚至更多的管脚。封装设计师、ASIC底层规划工程师以及电路板设计工程师不能找到采用便宜的、商业上可行的方法来对这么多信号进行布线的硅片区域。仅仅增加总线宽度来获得更高的峰值数据速率，会导致因为列存取粒度限制而降低有效带宽。
假设某个特定存储技术的脉冲时间长度等于1，对于一个存储器处理，512位宽系统的存取粒度为512位(或者64字节)。如果控制器只需要一小段数据，那么剩下的数据就被浪费掉，这就降低了系统的有效数据速率。例如，只需要存储系统32字节数据的控制器将浪费剩余的32字节，进而导致有效的数据速率等于50%的峰值速率。这些计算都假定脉冲时间长度为1。随着存储器接口数据速率增加的趋势，大多数新技术的最低脉冲时间长度都大于1。
选择技巧
存储器的类型将决定整个嵌入式系统的操作和性能，因此存储器的选择是一个非常重要的决策。无论系统是采用电池供电还是由市电供电，应用需求将决定存储器的类型(易失性或非易失性)以及使用目的(存储代码、数据或者两者兼有)。另外，在选择过程中，存储器的尺寸和成本也是需要考虑的重要因素。对于较小的系统，微控制器自带的存储器就有可能满足系统要求，而较大的系统可能要求增加外部存储器。为嵌入式系统选择存储器类型时，需要考虑一些设计参数，包括微控制器的选择、电压范围、电池寿命、读写速度、存储器尺寸、存储器的特性、擦除/写入的耐久性以及系统总成本。
选择存储器时应遵循的基本原则
1、内部存储器与外部存储器
一般情况下，当确定了存储程序代码和数据所需要的存储空间之后，设计工程师将决定是采用内部存储器还是外部存储器。通常情况下，内部存储器的性价比最高但灵活性最低，因此设计工程师必须确定对存储的需求将来是否会增长，以及是否有某种途径可以升级到代码空间更大的微控制器。基于成本考虑，人们通常选择能满足应用要求的存储器容量最小的微控制器，因此在预测代码规模的时候要必须特别小心，因为代码规模增大可能要求更换微控制器。目前市场上存在各种规模的外部存储器器件，我们很容易通过增加存储器来适应代码规模的增加。有时这意味着以封装尺寸相同但容量更大的存储器替代现有的存储器，或者在总线上增加存储器。即使微控制器带有内部存储器，也可以通过增加外部串行EEPROM或闪存来满足系统对非易失性存储器的需求。
2、引导存储器
在较大的微控制器系统或基于处理器的系统中，设计工程师可以利用引导代码进行初始化。应用本身通常决定了是否需要引导代码，以及是否需要专门的引导存储器。例如，如果没有外部的寻址总线或串行引导接口，通常使用内部存储器，而不需要专门的引导器件。但在一些没有内部程序存储器的系统中，初始化是操作代码的一部分，因此所有代码都将驻留在同一个外部程序存储器中。某些微控制器既有内部存储器也有外部寻址总线，在这种情况下，引导代码将驻留在内部存储器中，而操作代码在外部存储器中。这很可能是最安全的方法，因为改变操作代码时不会出现意外地修改引导代码。在所有情况下，引导存储器都必须是非易失性存储器。
可以使用任何类型的存储器来满足嵌入式系统的要求，但终端应用和总成本要求通常是影响我们做出决策的主要因素。有时，把几个类型的存储器结合起来使用能更好地满足应用系统的要求。例如，一些PDA设计同时使用易失性存储器和非易失性存储器作为程序存储器和数据存储器。把永久的程序保存在非易失性ROM中，而把由用户下载的程序和数据存储在有电池支持的易失性DRAM中。不管选择哪种存储器类型，在确定将被用于最终应用系统的存储器之前，设计工程师必须仔细折中考虑各种设计因素。
I. 目前内存储器什么由组成
内存储器
微型计算机的内存储器是由半导体器件构成的。从使用功能上分，有随机存储器 （Random Access Memory，简称 RAM），又称读写存储器；只读存储器（Read Only Memory，简称为ROM）。
1．随机存储器（Random Access Memory）
RAM有以下特点：可以读出，也可以写入。读出时并不损坏原来存储的内容，只有写入时才修改原来所存储的内容。断电后，存储内容立即消失，即具有易失性。 RAM可分为动态（ Dynamic RAM）和静态（Static RAM）两大类。DRAM的特点是集成度高，主要用于大容量内存储器；SRAM的特点是存取速度快，主要用于高速缓冲存储器。
2．只读存储器(Read Only Memory)
ROM是只读存储器。顾名思义，它的特点是只能读出原有的内容，不能由用户再写入新内容。原来存储的内容是采用掩膜技术由厂家一次性写入的，并永久保存下来。它一般 用来存放专用的固定的程序和数据。不会因断电而丢失。
J. 计算机内存储器分为哪两种,谈谈其主要作用
1、磁芯存储器：
是随机存取计算机存储器的主要形式。这种存储器通常被称为核心存储器，或者非正式地称为核心存储器。
核心使用微小的磁环（环），核心通过线程来写入和读取信息。
每个核心代表一点信息。 磁芯可以以两种不同的方式（顺时针或逆时针）磁化，存储在磁芯中的位为零或一，取决于磁芯的磁化方向。
布线被布置成允许单个芯被设置为1或0，并且通过向所选择的导线发送适当的电流脉冲来改变其磁化。 读取内核的过程会导致内核重置为零，从而将其擦除。
这称为破坏性读数。 在不进行读写操作时，即使关闭电源，内核也会保持最后的值。 这使它们成为非易失性的。
2、半导体存储器（semi-conctor memory）：
是一种以半导体电路作为存储媒体的存储器，内存储器就是由称为存储器芯片的半导体集成电路组成。
按其功能可分为：随机存取存储器（简称RAM）和只读存储器（只读ROM）。体积小、存储速度快、存储密度高、与逻辑电路接口容易。
(10)内存储器的制作工艺扩展阅读
早期的计算机最常见的存储器是各种磁芯制成的。这种磁芯存储器已被微型集成电路块上的半导体存储器所取代。磁芯存储器是华裔王安于1948年发明的(注)。最初的磁芯存储器只有几百个字节的容量。
磁芯的英文名称就是core，磁芯存储器就叫作core memory。虽然磁芯存储器已经被淘汰，但一些人还是出于习惯把内存叫做core。
在铁氧体磁环里穿进一根导线，导线中流过不同方向的电流时，可使磁环按两种不同方向磁化，代表“1”或“0”的信息便以磁场形式储存下来。
最常见的核心存储器形式，X /
Y线重合电流，用于计算机的主存储器，由大量小环形亚铁磁陶瓷铁氧体（磁芯）组成网格结构（组织为“堆叠“称为平面的层”，电线穿过核心中心的孔。
在早期系统中有四条线：X，Y，Sense和Inhibit，但后来的核心将后两条线组合成一条Sense
/
Inhibit线。每个环形线圈存储一位（0或1）。每个平面中的一个位可以在一个周期内被访问，因此一个字数组中的每个机器字被分布在一堆“平面”上。
每个平面将并行操作一个字的一位，允许在一个周期内读取或写入完整的字。