A. 设有一个具有20位地址和32位字长的存储器， 问： （1）该存储器能存储多少个字节的信息 （2）如果存储器
20位地址线可以直接访问的存储空间为2的20次方，等于1MB; 寻址单元为1个字节；
2个512K×8位SRAM芯片
2芯片使用1位片选就够了，1位就可以表示两个，一个为0，一个为1，片选可以通过一个译码器实现，只有一个输出有效。
B. 选用2764 EPROM 存储芯片，设计一个64KB的程序存储器，写出设计步骤…
4.2参见p.106-107
总线操作指的是发生在总线上的某些特定操作，总线周期指的是完成一次特定总线操作所需的时间。对8088而言其典型的总线周期由 4个T状态组成。PC/XT所采用的时钟频率为4.77MHz，每个T状态的持续时间为210ns。如果CLK引脚接5MHz的时钟信号，那么每个T状态的持续时间为200ns。
4.4解答：
当8088进行读写存储器或I/O接口时，如果存储器或I/O接口无法满足CPU的读写时序（来不及提供或读取数据时），需要CPU插入等待状态TW。（在T3前沿检测Ready信号，若无效则插入TW 。）
具体在读写总线周期的T3和T4之间插入TW。
4.6参见p.99，p.110
8088的某些输出线有三种状态：高电平、低电平、悬空(高阻态)，称为三态能力。在高阻状态，CPU放弃其了对该引脚的控制权，由连接它的设备接管。
具有三态能力的引脚有：AD7~AD0，A15~A8，A19/S6~A16/S3，ALE，IO/M*，WR*，RD*，DEN*，DT/R*。
4.11
总线周期 IO/M* WR* RD*
存储器读 低 高 低
存储器写 低 低 高
I/O读 高 高 低
I/O写 高 低 高
4.12 答：
取该指令时引发存储器读总线操作。执行该指令时引发I/O读总线操作。（时序图略）
4.13 8088系统最小组态下，对指令ADD [2000H]，AX （长度3B）。
答：取该指令时需要3个总线周期，均为存储器读周期。
执行该指令时需要4个总线周期，2个为存储器读总线周期（读出字操作数参与运算），2个为存储器写总线周期（保存16位运算结果）。
4.15 参见p.106图
74LS373 的G为电平锁存引脚，控制选通且转为无效时锁存数据。
OE* 输出允许引脚，信号来自ALE。
4.16 参见p.106图
数据收发器74LS245 是8位双向缓冲器，G*控制端为低电平有效，可传输数据；DIR控制导通方向：DIR＝1，A→B；DIR＝0，A←B。
4.17 参见p.111-112
归纳为：1、8086数据总线变为16位，数据地址线复用为AD15~AD0。
2、8086指令队列程度变为6字节长，当有2个字节空才取下一指令。
3、8088引脚IO/M* ，8086变为M/IO*；
4、引脚SS0* 变为BHE*/S7，BHE* 的作用是使D15~D8有效。
5、8086存储器组织为奇偶分块，偶地址取字只要读1次，奇地址取字需要读两次。
6、I/O端口大都采用偶地址，目的是引导8位数据到低8位总线AD7~AD0上，以提高效率。
=========================
5.1
Cache、主存和辅存的作用——参见 p.120～121
虚拟存储器——参见p.121
在CPU看来，访问主存和访问辅存有什么不同？
访问主存：通过存储器访问机器指令，按字随机访问。
访问辅存：通过操作系统，按块顺序访问。
5.2 在半导体存储器中，RAM指的是 随机存取存储器 ，它可读可写，但断电后信息一般会 丢失 ；而ROM指的是 只读存储器 ，正常工作时只能从中 读取 信息，但断电后信息 不会丢失 。以EPROM芯片2764为例，其存储容量为8K×8位，共有 8 条数据线和 13 条地址线。用它组成64KB的ROM存储区共需 8 片2764芯片。
5.4 一个容量为4K×4位的假想RAM存储芯片，他应该有多少根地址线引脚和多少根数据线引脚？如果让你来进行设计，那么它还需要哪些控制引脚？这些引脚分别起什么样的控制作用？
解答：
4K×4的芯片应该有12根地址线引脚和4根数据线引脚。
控制引脚应该有：
读取信号OE*：有效时，表示读取存储单元的数据
写入信号WE*：有效时，表示将数据写入存储单元
片选信号CS*：有效时，表示选中该芯片，可以进行读写操作。
5.7 什么是存储芯片的位扩充和地址扩充?采用静态RAM的芯片2114（1K*4位）或动态RAM的芯片4116（16K*1位）来组成32KB的RAM存储区，请问各需要多少芯片？在位方向和地址方向各需要进行什么样的扩充？
解答：（参见p.140） 使用多个芯片来扩充存储数据位的宽度，称为位扩充。
采用多个芯片在地址方向上进行扩充，称为地址扩充或字扩充。
用SRAM 2114组成32KBRAM存储区：2片为一组，得1KB，所以组成32KB就要32组，共需要64片SRAM 2114。
用DRAM 4116组成32KBRAM存储区：8片为一组，得16KB，所以组成32KB只要2组，共需要16片DRAM 4116。
机床作为机械制造业的重要基础装备，它的发展一直引起人们的关注，由于计算机技术的兴起，促使机床的控制信息出现了质的突破，导致了应用数字化技术进行柔性自动化控制的新一代机床－数控机床的诞生和发展。计算机的出现和应用，为人类提供了实现机械加工工艺过程自动化的理想手段。随着计算机的发展，数控机床也得到迅速的发展和广泛的应用，同时使人们对传统的机床传动及结构的概念发生了根本的转变。数控机床以其优异的性能和精度、灵捷而多样化的功能引起世人瞩目，并开创机械产品向机电一体化发展的先河。 数控机床是以数字化的信息实现机床控制的机电一体化产品，它把刀具和工件之间的相对位置，机床电机的启动和停止，主轴变速，工件松开和夹紧，刀具的选择，冷却泵的起停等各种操作和顺序动作等信息用代码化的数字记录在控制介质上，然后将数字信息送入数控装置或计算机，经过译码，运算，发出各种指令控制机床伺服系统或其它的执行元件，加工出所需的工件。 数控机床与普通机床相比，其主要有以下的优点： 1. 适应性强，适合加工单件或小批量的复杂工件； 在数控机床上改变加工工件时，只需重新编制新工件的加工程序，就能实现新工件加工。 2. 加工精度高； 3. 生产效率高； 4. 减轻劳动强度，改善劳动条件； 5. 良好的经济效益； 6. 有利于生产管理的现代化。 数控机床已成为我国市场需求的主流产品，需求量逐年激增。我国数控机机床近几年在产业化和产品开发上取得了明显的进步，特别是在机床的高速化、多轴化、复合化、精密化方面进步很大。但是，国产数控机床与先进国家的同类产品相比，还存在差距，还不能满足国家建设的需要。 我国是一个机床大国，有三百多万台普通机床。但机床的素质差，性能落后，单台机床的平均产值只有先进工业国家的1/10左右，差距太大，急待改造。 旧机床的数控化改造，顾名思义就是在普通机床上增加微机控制装置，使其具有一定的自动化能力，以实现预定的加工工艺目标。 随着数控机床越来越多的普及应用，数控机床的技术经济效益为大家所理解。在国内工厂的技术改造中，机床的微机数控化改造已成为重要方面。许多工厂一面购置数控机床一面利用数控、数显、PC技术改造普通机床，并取得了良好的经济效益。我国经济资源有限，国家大，机床需要量大，因此不可能拿出相当大的资金去购买新型的数控机床，而我国的旧机床很多，用经济型数控系统改造普通机床，在投资少的情况下，使其既能满足加工的需要，又能提高机床的自动化程度，比较符合我国的国情。 1984年，我国开始生产经济型数控系统，并用于改造旧机床。到目前为止，已有很多厂家生产经济型数控系统。可以预料，今后，机床的经济型数控化改造将迅速发展和普及。所以说，本毕业设计实例具有典型性和实用性。 第二章 总体方案的设计 2.1 设计任务 本设计任务是对CA6140普通车床进行数控改造。利用微机对纵、横向进给系统进行开环控制，纵向（Z向）脉冲当量为0.01mm/脉冲，横向（X向）脉冲当量为0.005mm/脉冲，驱动元件采用步进电机，传动系统采用滚珠丝杠副，刀架采用自动转位刀架。 2.2 总体方案的论证 对于普通机床的经济型数控改造，在确定总体设计方案时，应考虑在满足设计要求的前提下，对机床的改动应尽可能少，以降低成本。 （1）数控系统运动方式的确定 数控系统按运动方式可分为点位控制系统、点位直线控制系统、连续控制系统。由于要求CA6140车床加工复杂轮廓零件，所以本微机数控系统采用两轴联动连续控制系统。 （2）伺服进给系统的改造设计 数控机床的伺服进给系统有开环、半闭环和闭环之分。 因为开环控制具有结构简单、设计制造容易、控制精度较好、容易调试、价格便宜、使用维修方便等优点。所以，本设计决定采用开环控制系统。 （3）数控系统的硬件电路设计 任何一个数控系统都由硬件和软件两部分组成。硬件是数控系统的基础，性能的好坏直接影响整体数控系统的工作性能。有了硬件，软件才能有效地运行。 在设计的数控装置中，CPU的选择是关键，选择CPU应考虑以下要素： 1. 时钟频率和字长与被控对象的运动速度和精度密切相关； 2. 可扩展存储器的容量与数控功能的强弱相关； 3. I/O口扩展的能力与对外设控制的能力相关。 除此之外，还应根据数控系统的应用场合、控制对象以及各种性能、参数要求等，综合起来考虑以确定CPU。在我国，普通机床数控改造方面应用较普遍的是Z80CPU和MCS-51系列单片机，主要是因为它们的配套芯片便宜，普及性、通用性强，制造和维修方便，完全能满足经济型数控机床的改造需要。本设计中是以MCS-51系列单片机，51系列相对48系列指令更丰富，相对96系列价格更便宜，51系列中，是无ROM的8051，8751是用EPROM代替ROM的8051。目前，工控机中应用最多的是8031单片机。本设计以8031芯片为核心，增加存储器扩展电路、接口和面板操作开关组成的控制系统。 2.3 总体方案的确定 经总体设计方案的论证后，确定的CA6140车床经济型数控改造示意图如图所示。CA6140车床的主轴转速部分保留原机床的功能，即手动变速。车床的纵向（Z轴）和横向（X轴）进给运动采用步进电机驱动。由8031单片机组成微机作为数控装置的核心，由I/O接口、环形分配器与功率放大器一起控制步进电机转动，经齿轮减速后带动滚珠丝杠转动，从而实现车床的纵向、横向进给运动。刀架改成由微机控制的经电机驱动的自动控制的自动转位刀架。为保持切削螺纹的功能，必须安装主轴脉冲发生器，为此采用主轴靠同步齿形带使脉冲发生器同步旋转，发出两路信号：每转发出的脉冲个数和一个同步信号，经隔离电路以及I/O接口送给微机。如图2－1所示： 第三章 微机数控系统硬件电路设计 3.1微机数控系统硬件电路总体方案设计 本系统选用8031CPU作为数控系统的中央处理机。外接一片2764EPROM，作为监控程序的程序存储器和存放常用零件的加工程序。再选用一片6264RAM用于存放需要随机修改的零件程序、工作参数。采用译码法对扩展芯片进行寻址，采用74LS138译码器完成此功能。8279作为系统的输入输出口扩展，分别接键盘的输入、输出显示，8255接步进电机的环形分配器，分别并行控制X轴和Z轴的步进电机。另外，还要考虑机床与单片机之间的光电隔离，功率放大电路等。其硬件框图如图3－1所示： 图3－2 8031芯片内部结构图 各引脚功能简要介绍如下： ⒈ 源引脚 VSS：电源接地端。 VCC：＋5V电源端。 ⒉ 输入/输出（I/O）口线 8031单片机有P0、P1、P2、P3 4个端口，每个端口8根I/O线。当系统扩展外部存储器时，P0口用来输出低8位并行数据，P2口用来输出高8位地址，P3口除可作为一个8位准双向并行口外，还具有第二功能，各引脚第二功能定义如下： P3.0 RXD：串行数据输入端。 P3.1 TXD：串行数据输出端 P3.2 INT0：外部中断0请求信号输入端。 P3.3 INT1：外部中断1请求信号输入端。 P3.4 T0：定时器/计数器0外部输入端 P3.5 T1：定时器/计数器1外部输入端 P3.6 WR：外部数据存储器写选通。 P3.7 RD：外部数据存储器读选通。 在进行第二功能操作前，对第二功能的输出锁存器必须由程序置1。 ⒊ 信号控制线 RST/VPD：RST为复位信号线输入引脚，在时钟电路工作以后，该引脚上出现两个机器周期以上的高电平，完成一次复位操作。 8031单片机采用两种复位方式：一种是加电自动复位，另一种为开关复位。 ALE/PROG：ALE是地址锁存允许信号。它的作用是把CPU从P0口分时送出的低8位地址锁存在一个外加的锁存器中。 ：外部程序存储器读选通信号。当其为低电平时有效。
VPP：当EA为高电平且PC值小于0FFFH时CPU执行内部程序存储器中的程序。当EA为低电平时，CPU仅执行外部程序存储器中的程序。 XTAL1：震荡器的反相放大器输入，使用外部震荡器时必须接地； XTAL2：震荡器的反相放大器输出，使用外部震荡器时，接收外围震荡信号； （2）片外三总线结构 单片机在实际应用中，常常要扩展外部存储器、I/O口等。单片机的引脚，除了电源、复位、时钟输入以及用户I/O口外，其余的引脚都是为了实现系统扩展而设置的，这些引脚构成了三总线形式： ⒈ 地址总线AB 地址总线宽度为16位。因此，外部存储器直接寻址范围为64KB。由P0口经地址锁存器提供16位地址总线的低8位地址（A7～A0），P2口直接提供高8位地址（A15～A8）。 ⒉ 数据总线DB 数据总线宽度为8位，由P0口提供。 ⒊ 控制总线CB 控制总线由第二功能状态下的P3口和4根独立的控制线RST、EA、ALE和PSEN组成。其引脚图如图3－3所示： 3.1.2 8255A可编程并行I/O口扩展芯片 8255A可编程并行I/O口扩展芯片可以直接与MCS系列单片机系统总线连接，它具有三个8位的并行I/O口，具有三种工作方式，通过编程能够方便地采用无条件传送、查询传送或中断传送方式完成CPU与外围设备之间的信息交换。8255A的结构及引脚功能： 1、 8255A的结构 8255A的内部结构如图3－4所示。其中包括三个8位并行数据I/O端口，二个工作方式控制电路，一个读/写控制逻辑电路和一个8位数据总线缓冲器。各部分功能介绍如下： （1） 三个8位并行I/O端口A、B、C A口：具有一个8位数据输出锁存/缓冲器和一个8位数据输入锁存器。可编程为8位输入、或8位输出、或8位双向寄存器。B口：具有一个8位数据输出锁存/缓冲器和一个8位输入或输出寄存器，但不能双向输入/输出。C口：具有一个8位数据输出锁存/缓冲器和一个8位数据输入缓冲器，C口可分作两个4位口，用于输入或输出，也可作为A口和B口选通方式工作时的状态控制信号。 （2） 工作方式控制电路 A、B两组控制电路把三个端口分成A、B两组，A组控制A口各位和C口高四位，B组控制B口各位和C口低四位。两组控制电路各有一个控制命令寄存器，用来接收由CPU写入的控制字，以决定两组端口的工作方式。也可根据控制字的要求对C口按位清“0”或置“1”。 （3） 读/写控制逻辑电路 它接收来自CPU的地址信号及一些控制信号，控制各个口的工作状态。 （4） 数据总线缓冲器 它是一个三态双向缓冲器，用于和系统的数据总线直接相连，以实现CPU和8255A之间信息的传送。
C. 文件服务器共享方案还是买NAS网络存储器
关于你这个问题我也在研究！太复杂显然不合适！但是FTP服务器 直接读取又不方便！存取倒是很不错！权限设置也简单！
D. 为什么要配置层次式存储器
为了提高系统的效率。
由于CPU的速度极快，然而CPU在执行的时候需要内存中的数据，但是内存的速度远远跟不上CPU的速度，导致CPU老是等内存，严重影响CPU的效率，所以必须加入cache来解决这一问题，cache的数据存取速度比内存快很多。
(4)番禺区存储器方案扩展阅读：
对于CPU而言，影响其性能的指标主要有主频、 CPU的位数以及CPU的缓存指令集。所谓CPU的主频，指的就是时钟频率，它直接的决定了CPU的性能，因此要想CPU的性能得到很好地提高，提高CPU的主频是一个很好地途径。而CPU的位数指的就是处理器能够一次性计算的浮点数的位数，通常情况下，CPU的位数越高，CPU 进行运算时候的速度就会变得越快。
E. 解决计算机存储器的方案是什么系统
存储系统是指计算机中由存放程序和数据的各种存储设备、控制部件及管理信息调度的设备（硬件）和算法（软件）所组成的系统。
简介
编辑 播报
存储系统是计算机的重要组成部分之一。存储系统提供写入和读出计算机工作需要的信息（程序和数据）的能力，实现计算机的信息记忆功能。现代计算机系统中常采用寄存器、高速缓存、主存、外存的多级存储体系结构。 [2]
计算机存储系统的核心是存储器，存储器是计算机中必不可少、用来存储程序和数据的记忆设备。 [4]
内部存储器（简称内存）主要存储计算机当前工作需要的程序和数据，包括高速缓冲存储器（Cache，简称缓存）和主存储器。目前构成内存的主要是半导体存储器。外部存储器（简称外存）主要有磁性存储器、光存储器和半导体存储器三种实现方式，存储介质有硬磁盘、光盘、磁带和移动存储器等。 [2]
现代计算机系统多级存储体系结构如图6-1，其中越顶端的越靠近CPU，存储器的速度越快、容量越小、每位的价格越高。采用这种组织方式能较好地解决存储容量、速度和成本的矛盾，提供一个在价格、容量上逻辑等价于最便宜的那一层存储器，而访问速度接近于存储系统中最快的那层存储器。 [2
F. 可以实现虚拟存储器的方案是（） A、固定分区方式B、可变分区方式C、纯分页方式D、请求页式
1. 可采用哪几种方式将程序装入内存?它们分别适用于何种场合?
a. 首先由编译程序将用户源代码编译成若干目标模块，再由链接程序将编译后形成的目标模块和所需的-库函数链接在一起，组成一个装入模块，再由装入程序将装入模块装入内存； b. 装入模块的方式有: 绝对装入方式，可重定位方式和动态运行时装入方式； c. 绝对装入方式适用于单道程序环境下； d. 可重定位方式适用于多道程序环境下； e. 动态运行时装入方式也适用于多道程序环境下.
2. 何谓静态链接及装入时动态链接和运行时的动态链接?
a. 静态链接是指事先进行链接形成一个完整的装入模块，以后不再拆开的链接方---式；
b. 装入时动态链接是指目标模块在装入内存时，边装入边链接的链接方式；
c. 运行时的动态链接是将某些目标模块的链接推迟到执行时才进行.
3. 在进行程序链接时，应完成哪些工作?
a. 对相对地址进行修改； b. 变换外部调用符号.
4. 在动态分区分配方式中，可利用哪些分区分配算法?
a. 首次适应算法； b. 循环首次适应算法； c. 最佳适应算法.
5. 在动态分区分配方式中，应如何将各空闲分区链接成空闲分区链?
应在每个分区的起始地址部分，设置一些用于控制分区分配的信息，以及用于链接各分区的前向指针；在分区尾部则设置一后向指针，通过前，后向指针将所有的分区链接成一个双向链.
6. 为什么要引入动态重定位?如何实现?
a. 为了在程序执行过程中，每当访问指令或数据时，将要访问的程序或数据的逻辑地址转换成物理地址，引入了动态重定位. b. 可在系统中增加一个重定位寄存器，用它来装入(存放)程序在内存中的起始地址，程序在执行时，真-
正访问的内存地址是相对地址与重定位寄存器中的地址相加而形成的,从而实现动态重定位.
8. 在采用首次适应算法回收内存时，可能出现哪几种情况?应怎样处理这些情况?
a. 回收区与插入点的前一个分区相邻接，此时可将回收区与插入点的前一分区合并，不再为回收分区分配新表项，而只修改前邻接分区的大小；
b. 回收分区与插入点的后一分区相邻接，此时合并两区，然后用回收区的首址作为新空闲区的首址，大-小为两者之和；
c. 回收区同时与插入点的前后两个分区邻接，此时将三个分区合并，使用前邻接分区的首址，大小为三区之和，取消后邻接分区的表项；
d. 回收区没有邻接空闲分区，则应为回收区单独建立一个新表项，填写回收区的首址和大小，并根据其首址，插入到空闲链中的适当位置.
9. 在系统中引入对换后带有哪些好处?
能将内存中暂时不运行的进程或暂时不用的程序和数据，换到外存上，以腾出足够的内存空间，把已具备运行条件的进程或进程所需的程序和数据换入内存，从而大大地提高了内存的利用率.
10 为实现对换，系统应具备哪几方面功能?
a. 对对换空间的管理； b. 进程的换出； c. 进程的换入.
11 在以进程为单位进行对换时，每次是否都将整个进程换出?为什么?
a. 以进程为单位进行对换时，每次都将整个进程换出； b. 目的为了解决内存紧张的问题，提高内存的利用率.
13 请较详细地说明，引入分段存储管理是为了满足用户哪几方面的需要?
a. 方便了编程； b. 实现了分段共享； c. 实现了分段保护； d. 实现了动态链接； e. 实现了动态增长.
14 在具有快表的段页式存储管理方式中，如何实现地址变换?
首先，必须配置一段表寄存器，在其中存放段表始址和段长TL. 进行地址变换时，先利用段号S，与段长TL进行比较，若S<TL，表示未越界，(若S>=TL,表示段号太大，访问越界，产生越界中断信号)于是利用段表始址和段号来求出该段对应的段表项在段表中的位置，从中求出该段的页表始址，并利用逻辑地址中
的段内页号P来获得对应页的页表项位置，从中读出该页所在的物理块号b，再用块号b和页内地址构成物理地址.
15 为什么说分段系统较之分页系统更易于实现信息共享和保护?
a. 对于分页系统，每个页面是分散存储的，为了实现信息共享和保护，则页面之间需要一一对应起来，为此需要建立大量的页表项；
b. 而对于分段系统，每个段都从0开始编址，并采用一段连续的地址空间，这样在实现共享和保护时.只需为所要共享和保护的程序设置一个段表项，将其中的基址与内存地址一一对应起来即可.
16 分页和分段有何区别?
a. 分页和分段都采用离散分配的方式，且都要通过地址映射机构来实现地址变换，这是它们的共同点；
b. 对于它们的不同点有三，第一，从功能上看，页是信息的物理单位，分页是为实现离散分配方式，以消减内存的外零头，提高内存的利用率，即满足系统管理的需要，而不是用户的需要；而段是信息的逻辑单位，它含有一组其意义相对完整的信息，目的是为了能更好地满足用户的需要；
c. 页的大小固定且由系统确定，而段的长度却不固定，决定于用户所编写的程序；
d. 分页的作业地址空间是一维的，而分段的作业地址空间是二维的.
17 试全面比较连续分配和离散分配方式.
a. 连续分配是指为一个用户程序分配一个连续的地址空间，包括单一连续分配方式和分区式分配方式，前者将内存分为系统区和用户区，系统区供操作系统使用，用户区供用户使用，是最简单的一种存储方式，但只能用于单用户单任务的操作系统中；分区式分配方式分为固定分区和动态分区，固定分区是最简单的
多道程序的存储管理方式，由于每个分区的大小固定，必然会造成存储空间的浪费；动态分区是根据进程的实际需要，动态地为之分配连续的内存空间，常用三种分配算法: 首次适应算法FF，该法容易留下许多难以利用的小空闲分区，加大查找开销；循环首次适应算法，该算法能使内存中的空闲分区分布均匀，但
会致使缺少大的空闲分区；最佳适应算法，该算法也易留下许多难以利用的小空闲区；
b. 离散分配方式基于将一个进程直接分散地分配到许多不相邻的分区中的思想，分为分页式存储管理，分段存储管理和段页式存储管理. 分页式存储管理旨在提高内存利用率，满足系统管理的需要，分段式存储管理则旨在满足用户(程序员)的需要，在实现共享和保护方面优于分页式存储管理，而段页式存储管理
则是将两者结合起来，取长补短，即具有分段系统便于实现，可共享，易于保护，可动态链接等优点，又能像分页系统那样很好的解决外部碎片的问题，以及为各个分段可离散分配内存等问题，显然是一种比较有效的存储管理方式；
c. 综上可见，连续分配方式和离散分配方式各有各自的特点，应根据实际情况加以改进和利用.57
G. 为什么存储器用线选方案的地址不连续
什么编译器，如果是ADS,IAR可以在编译器中指定存储映射地址！
H. 如何选择最适用的SRAM存储器
SRAM具有众多的架构，各针对一种特定的应用。本文旨在对目前市面上现有的SRAM做全面评述，并简要说明就某些特定用途而言，哪类SRAM是其最佳选择。 SRAM从高层次上可以划分为两个大类：即同步型和异步型。同步型SRAM采用一个输入时钟来启动至存储器的所有事务处理（读、写、取消选定等）。而异步型SRAM则并不具备时钟输入，且必须监视输入以获取来自控制器的命令。一旦识别出某条命令，这些器件将立即加以执行。 同步SRAM家族分类 与某一特定应用相适应的最佳SRAM的选择取决于多个因素，其中包括功率限制、带宽要求、密度以及读/写操作模式等。可满足不同系统要求的同步型和异步型SRAM多种多样，本文将逐一加以说明。 各种同步型SRAM比较 同步型SRAM于上个世纪80年代后期首度面市，最初是面向具有极高性能的工作站和服务器中的第二级（L2）高速缓冲存储器应用。进入上个世纪90年代中期之后，它又在较为主流的应用（包括个人电脑中的第二级高速缓冲存储器）中寻觅到了自己的用武之地。自那以后，在包括高性能网络在内的众多应用的设计中，同步型SRAM大行其道（在这些应用中，它们通常被用于数据缓冲器、高速暂存器、队列管理功能和统计缓冲器）。 同步型SRAM又可以采用多种不同的架构。下文将对某些“主流”的器件做简要说明。 1：标准同步型SRAM 标准同步型SRAM是被“主流应用”所接纳的第一种同步型SRAM。这些器件虽然主要面向PC L2高速缓冲存储器应用，但也渗透到了非PC应用领域中，比如网络、电信、数字信号处理（DSP）以及医疗和测试设备。其中，标准同步型SRAM具有两种基本格式：流水线型和直通型。两者之间的差异是：直通型SRAM仅在输入端上具有寄存器，当地址和控制输入被捕获且一个读存取操作被启动时，数据将被允许“直接流”至输出端。当用户对初始延迟的重要性考虑超过对持续带宽的考究时，人们往往优先采用直通型架构。“流水线型”同步SRAM同时拥有一个输入寄存器和一个输出寄存器。流水线型SRAM所提供的工作频率和带宽通常高于直通型SRAM。因此，在需求较高宽带，而对初始延迟不是很敏感时，人们常常优先采用流水线型SRAM。 2：NoBLTM（无总线延迟）型SRAM 有些应用不允许“等待状态”。比如网络应用中“等待状态”有可能对性能产生严重的影响。为解决该问题，赛普拉斯公司推出了无总线延迟（NoBL）型SRAM。NoBL型SRAM与标准同步型SRAM很相似，但是拥有附加的片上逻辑电路，旨在完全消除标准同步型SRAM系列所需的“等待状态”。通过消除这些“等待状态”，此类SRAM能够实现100[%]的总线利用率（丝毫不受读/写模式的影响）。该功能极大地改善了存储器性能，尤其是当存在频繁的读/写操作变换时。 NoBL型SRAM也存在两种版本：直通型和流水线型。直通型NoBL SRAM始终具有一个单周期偏移，而NoBL流水线型SRAM则保持了一个双周期偏移。 3：四倍数据速率（QDRTM）型SRAM 尽管推出了NoBL型架构并使性能较之标准同步型SRAM有所改善，但某些系统对性能有着更高的要求。于是，赛普拉斯、Renesas、IDT、NEC和三星等几家公司联合开发出了QDR型SRAM。QDR架构旨在满足那些要求低延迟且所需带宽明显高于NoBL型架构提供能力的“高带宽需求型”系统的需要。 QDR型SRAM与NoBL型SRAM最为显着的差异之一是前者的读端口和写端口是分开的。这些端口可独立工作，并支持并行的读和写事务处理。QDR型 SRAM能够以DDR传输速率（2倍）来支持两项同时出现的事务处理，四倍数据速率（QDR）的名称便是由此得来的。 QDR型SRAM具有两种基本类型：即2字脉冲串和4字脉冲串。这两种类型之间的差异在于每项事务处理过程中所支持的脉冲串长度。 4：QDR-II型SRAM QDR- II型SRAM与QDR型SRAM相似，但在性能方面进一步提升。与相同频率的QDR型器件相比，QDR-II型SRAM所产生的总数据有效窗口面积大了 35[%]左右。另外，QDR-II型SRAM产品还比QDR型器件多了一个半延迟周期。这增加的半个时钟周期可在对初始延迟影响极小的情况下提供高得多的频率和带宽。 5：DDR型SRAM 如果QDR型SRAM面向的是具有平衡读/写模式的应用，DDR型SRAM架构则主要针对那些需要进行数据流式传输（例如，后随多项写操作的多项读操作）、且所需带宽远远高于标准同步型器件或NoBL型器件的应用。DDR型SRAM具有出众的整体总线利用率以及高得多的总带宽，性能也因此得到了最大限度的提升。 和QDR型SRAM一样，DDR型SRAM也有两种格式：即2字脉冲串和4字脉冲串。究竟选择哪一种取决于所需的数据颗粒度以及存储器的数据总线宽度。 各种异步型SRAM比较 第二大类SRAM为异步型SRAM。那些不具备时钟输入的SRAM便是异步型的。在这些器件中，读操作和写操作将在器件接收到指令之后立即被启动。 采用异步型SRAM最大的优点之一是它们拥有长达几十年的使用历史并已为人们所充分了解。由于异步型SRAM已经面市很久了，因此许多标准处理器都包含了业已配备异步型SRAM接口的存储控制器，从而最大限度地减少了所需的设计工作量。异步型SRAM的典型存取时间为8ns（或更长）。因此，它们一般应用于时钟频率为100MHz（或更低）的系统中。异步型SRAM可被进一步划分为两种主要类别：即快速异步型SRAM和低功耗异步型 SRAM（MoBLTM）。 1：快速异步型SRAM 存取时间为35ns（或更短）的异步型SRAM可被归类为“快速”异步型SRAM。这些存储器通常应用于老式系统中，且功耗较高（1/2W或更高是司空见惯的）。其典型应用包括老式PC L2高速缓冲存储器、高速暂存器以及工业应用中的缓冲存储器。 2：MoBLTM低功耗异步型SRAM 有些应用（例如移动电话）对功耗的关注程度要超过对性能的关注程度。因此，制造商（比如赛普拉斯公司）推出了功耗极低的SRAM系列。赛普拉斯的 MoBL（意指“更长的电池使用寿命”）低功耗异步型SRAM产品库汇集了多款典型存取时间约为40ns（或更长）并专为实现低功耗而优化的器件。典型待机功耗可低至10μW（或更低），而运行功耗则可低至30mW（或更低）。这些器件的存储密度各异，从64Kb到16Mb一应俱全。 伪SRAM（亦即PSRAM） 如果需要16Mb以上的存储密度，则PSRAM（或称伪PSRAM）是一种可行的解决方案。所谓伪SRAM是指一种具有一个DRAM存储器内核和一个“SRAM型”接口的存储器件。由于PSRAM使用了一个DRAM内核，因而也需要进行周期性的刷新，以便保存数据。但不同的是，标准DRAM的刷新控制是在器件外部进行的，而PSRAM则具有一个“隐式”刷新电路，这使得它们能够被容易地用作其他异步型SRAM的存储密度升级型器件。 结论 在选择SRAM时，您会面对众多的选择方案。在某些场合，选择是有限的。许多已经确立了自己稳固地位的处理器都包含了支持特殊SRAM架构的存储控制器。新型处理器的设计则更灵活。为了决定最佳的可选方案，至关重要的是确定存储器子系统（即兆比特每秒、初始延迟、运行功耗、待机功耗、成本等等）的优先级以及系统的工作特性（读/写操作模式、工作频率等等）。 网络应用往往具有接近50/50的读/写模式，它适合于采用QDR系列的解决方案。其他应用（甚至是同一个系统内的功能电路）则往往具有不平衡的读/写模式，这就适合于采用公共I/O架构，包括标准同步型、NoBL型和DDR型。
I. 存储器层次结构主要体现在什么地方为什么要分这些层次，计算机如何管理这些层次
cpu的内部
第一层：通用寄存器堆
第二层：指令与数据缓冲栈
第三层：高速缓冲存储器
第四层：主储存器（DRAM）
第五层：联机外部储存器（硬磁盘机）
第六层：脱机外部储存器（磁带、光盘存储器等）
这就是存储器的层次结构~~~ 主要体现在访问速度~~~
① 设置多个存储器并且使他们并行工作。本质：增添瓶颈部件数目，使它们并行工作，从而减缓固定瓶颈。
② 采用多级存储系统，特别是Cache技术，这是一种减轻存储器带宽对系统性能影响的最佳结构方案。本质：把瓶颈部件分为多个流水线部件，加大操作时间的重叠、提高速度，从而减缓固定瓶颈。
③ 在微处理机内部设置各种缓冲存储器，以减轻对存储器存取的压力。增加CPU中寄存器的数量，也可大大缓解对存储器的压力。本质：缓冲技术，用于减缓暂时性瓶颈。