‘壹’ FPGA采集完多路温度，想通过串口传到上位机，用不用做数据缓存什么情况下才需要做缓存
这得看你采集的温度的数据量有多大了，应该基本不用怎么缓存。
比如串口用比较低的速率（9600bit/s) ，那一秒钟也可以最大传输960个字节数据，就算一半的利用率也有480个字节，就算你毎路温度有两个字节也可以传很多路了。
其实你把温度读回FPGA就已经要寄存器寄存一次了。
缓存是在“时间片内”输入数据的速度大于输出时需要做。
‘贰’ 用FPGA做车牌识别 图像帧缓存怎么做
我感觉用两片SRAM构建一个乒乓操作，完成数据流的无缝缓冲。这样就可以以低速率模块对高速率信号进行采样。对于实时性要求高的场合能较好的满足要求
‘叁’ FPGA电路图在编译时Fitter出现ROM超过限制
你好！
减小缓冲的大小，包括FIFO，RAM等，需要注意的是SIGNALTAP也是需要片内缓存的，如果SIGNALTAP观测的信号太多，或者采样点太多等，都有可能导致这个问题。可以重新就你关心的信号重建signaltap再编译。
FPGA内的RAM速度快但是容量小，一般一个缓冲大小够用就好，不要指望片内缓冲能给你带来很大的缓冲效果。
如有疑问，请追问。
‘肆’ FPGA内部有缓存吗是不是必须接SDRAM我用的芯片是EP3C10，用于AD转换数据采集，采样频率大约是10M.
有，FPGA有内部的ram，你可以设置成fifo，DPRAM等，如果数据量不大的话用内部ram即可
‘伍’ FPGA里什么情况下使用数据缓存
简单，需要，就是在你接收的时候有突发，或者带宽不均匀，但是你发送你比较的均匀的带宽，这就需要缓存来缓存
‘陆’ FPGA芯片上的程序如何擦除
调试时，FPGA芯片上的程序存在RAM里，掉电自动擦除；如果烧写到外部flash存储（如EPCS16等）的话，那就需要在开发环境里使用仿真器擦除了。
‘柒’ FPGA下载程序出错
英文大致意思是，状态寄存器显示错误，下载使能引脚不会1.
所有都是我的推论，我没遇到过这情况，希望分析能够帮到你。
因为FPGA进行配置的时候，除了有几个口是用来传输下载数据的，还有几个端口要进行置位的，表明现在的下载状态，具体是哪几个口，我这有资料，有些口是0，有些口是1.
因为你没说你的型号，我就以Stratix为例。
配置过程基本就这样！
(1) 上电
上电过程中FPGA内部状态机被复位，nSTA-TUS和CONF_DONE引脚由FPGA置为低电平，所有I/O引脚为三态且FPGA内部配置寄存器被清空。
(2) 复位
当nCONFIG或nSTATUS引脚为低电平时，FPGA进入复位状态。在此状态下，FPGA采样MSEL引脚的电平值，以确定采用的配置方式。同时nSTATUS和CONF_DONE引脚被拉低，所有I/O引脚三态并且FPGA内部配置寄存器被清空。
(3) 配置
当nCONFIG为高电平，nSTATUS被FPGA释放并由外部上拉电阻拉为高电平后进入配置状态。此状态下配置数据在DCLK时钟的上升沿载入FP-GA。若正确接收所有配置数据(CRC校验无误)。FPGA释放CONF_DONE引脚且当其被外部上拉电阻拉高后进入初始化状态。
(4) 初始化
此状态下FPGA内部逻辑和寄存器被初始化：使能I/0缓冲，释放INIT_DONE引脚(可选)。
(5) 用户模式
在此状态下FPGA开始执行用户程序。
根据你的提示，是你在配置的时候，有一个脚本该是1 的，结果不是一。
你可以根据以下方法
1,看看你的线短路没
2.如果是你自己做的板子，有些引脚是需要接上拉或者下拉电阻的，你去查查配置电路，是不是和官网上推荐的一样。
如果实在不行了，你就把那个脚直接接高电平，一切就OK了。
‘捌’ fpga中如何应用fifo进行数据缓存
1。从使用角度来说，简单的FIFO就相当于一个双口RAM，你可以从一个口往里面写数据，然后在FIFO未满之前通过另一个口将数据读出来。
2。从学习角度来说，你可以用ISE coregen的工具去生成FIFO，通过这个过程，你可以看到FIFO的相关输入与输出，相应的UserGuide关于FIFO的参数的详细描述。
‘玖’ fpga如何将数据返回,pc如何接收
用串口监控软件来返回,发给pc并接收。
1、fpga可以通过串口监控软件来按照约定的波特率从低位到高位接收数据并返回,数据接收完毕后,接着接收并比较奇偶校验位是否正确,如果正确则通知后续设备准备接收数据或存入缓存。
2、从电脑串口发来的数据,然后把收到的数据,发到电脑,这样pc就能接收了。
‘拾’ 基于FPGA的图像采集对图像进行预处理是在缓存前还是在缓存后
都可以啊，看你缓存后准备干什么了，预处理一般在前