‘壹’ 74ls192逻辑功能 数电学的不好，想知道下
74LS192是属8421BCD码的十进制计数器，其功能真值表如表4所示。其中MR是异步清零端，高电平有效。PL(———)是并行置数端，低电平有效，且在MR=0有效。CPU和CPu是两个时钟脉冲，当CPd=1，时钟脉冲由CPU端接入。并且MR=0，PL(———)=1时，74LS192处于加法计数状态；当CPu脉冲从CPd端输入，且MR=0，PL(———)=1时，74LS192处于减法计数状态；CPd=CPu=1时，计数器处于保持状态。TCu是进位端，TCd是借位端。
表4 74LS192功能真值表
MR PL(———)
CPu CPd P3 P2 P1 P0 Q3x+1 Q2x+1 Q1x+1
1 × × × × × × × 0 0 0
0 1 × ↑ d3 d2 d1 d0 d3 d2 d1
0 1 ↑ 1 × × × × 加法计数
0 1 1 ↑ × × × × 减法计数
0 1 1 1 × × × × 保持
74192的工作原理是：当LD(———)=1，MR=0时，若时钟脉冲加到CPu端，且CPd =1
则计数器在预置数的基础上完成加计数功能，当加计数到9时，TCu端发出进位下跳变脉冲；若时钟脉冲加到CPd端，且CPu =1，则计数器在预置数的基础上完成减计数功能，当减计数到0时，TCd 端发出借位下跳变脉冲。
74LS192具有下述功能：
①异步清零：MR=1，Q3Q2Q1Q0=0000
②异步置数：MR=0，PL(———)=0，Q3Q2Q1Q0=P3P2P1P0
③保持： MR=0，PL(———)=1，CPu=CPd=1,Q3Q2Q1Q0保持原态
④加计数：MR=0, PL(———)=1，CPu=CP，CPd=1，Q3Q2Q1Q0按加法规律计数
⑤减计数：MR=0, PL(———)=1，CPu=1，CPd= CP，Q3Q2Q1Q0按减法规律计数
‘贰’ 北汽新能源EC180、EC200、EC3、EC220充电控制盒IC-CPD（充电宝）如何使用
特别要注意的是：
●先拔充电插头，再拔组合三插头。
请勿擅自拆卸、维修模式二控制盒，若发现上述故障问题，请联系相关售后人员处理。
‘叁’ 出租车计价器设计
电子技术课程设计
出租车自动计费器
学院：华科学院
专业：电气工程及其自动化
班级：
姓名：
学号：
指导老师：
2008年1月2日
目 录
一、设计任务与要求-------------- 1
二、总体框图----------------- 1
三、器材选择---------------- 1
四、模块功能----------------- 5
五、总体设计电路图-------------- 9
六、心得体会-----------------------10
出租车计费器
一. 设计任务与要求
出租车自动计费器根据客户用车的实际情况而自动显示用车费的数字仪表，根据用车起价，行车里程计费及等候时间计费三项求出客户用车的总费用，通过数码自动显示。
1. 里程测量精确到1km。
2. 起步价按7元/3km,起步价外按1元/进行机费。
3. 等候按1元/60 min计费。
4. 具有里程显示，收费显示，里程单价显示。
二．总体框图
三．器件选择
A．十进制计数器74LS160
1.74LS160是中规模集成同步十进制加法计数器，具有异步清零和同步预置数的功能。使用74LS160通过置零法或置数法可以实现任意进制的计数器。其引脚图见图 。
先对74LS160的基本功能进行测试，逻辑功能表如下图。
①异步清零：当 CLR＝0时，Q 0＝Q1＝Q2＝Q3＝0。
②同步预置：当 LOAD＝0时，在时钟脉冲CP上升沿作用下，Q 0＝D0，Q1＝D1，Q2＝D2，Q3＝D3。
③锁存：当使能端 时，计数器禁止计数，为锁存状态。
④计数：当使能端EP＝ET＝1时，为计数状态。
功能管脚图
2. 74LS160的逻辑功能表
时钟CP 异步清除 同步置数 EP ET 工 作 状 态
× 0 × × ×
↑ 1 0 × ×
× 1 1 0 1
× 1 1 × 0
↑ 1 1 1 1
3.74LS160的逻辑图
B．555定时器
它含有两个电压比较器，一个基本RS触发器，一个放电开关T，比较器的参考电压由三只5KΩ的电阻器构成分压，它们分别使高电平比较器A1同相比较端和低电平比较器A2的反相输入端的参考电平为和。A1和A2的输出端控制RS触发器状态和放电管开关状态。当输入信号输入并超过时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电，开关管截止。
功能管脚图
功能管脚图
逻辑图
功能表
74LS192
74LS192是十进制同步加法、减法器，采用8421BCD码编码，具有直接清零，异步置数的功能。
CPU CPD LD CR 操作
随意 随意 0 0 置数
脉冲 1 1 0 加数
1 脉冲 1 0 箭术
随意 随意
四．功能模块
1.里程计算与显示电路
里程计算模块对测距传感器发出的0.1km的脉冲信号进行计数，计满10个脉冲表示1km。里程计算与显示电路如下图。
如上图当所示，用三片74ls160接成三个十进制计数器，由信号发生器触发脉冲，每触发一个脉冲为出租车行进中的0.1km,第一块加法计数器累计十次脉冲，向第二快加法计数器输去一次脉冲，当第二块加法计数器累计到十次时，灯泡亮一次，表示出租车向前行进了1km.断开开关J1实现同步清零。
2.里程比较电路
基本里程设定为3km。当实际行驶距离超过基本里程时，则在原有计费的基础上加上每公里单价，里程比较电路如下图所示。
里程比较电路如上图所示，用两片74LS160接成30进制计数器，由信号发生器触发脉冲，每触发一个脉冲为出租车行进中的0.1km，当计满后触发触发器D使其输出（Q）为1，作为超基本里程计费的闸门信号，Q=1后启动超基本里程计费电路，由每公里的触发脉冲触发计费电路实现费用累加。一旦实际行驶里程超过了基本里程，Q非封锁30计数器，使里程比较电路停止计数，一直到总清零信号（总清信号清除模3计数和D触发器）后才开始新一轮的里程比较。
3.侯时电路
用555够成多谐振荡电路，然后用计数器按秒，分计时，1min给里程计数器一个0.1km的脉冲，侯时电路如下图所示
侯时电路如上图所示，当一分钟后触发一次脉冲，灯泡亮一次。
用555定时器构成秒脉冲发生器
电路如下图
五．总体设计电路图
侯时电路，里程比较电路，里程计算与显示电路，相互叠加，设置起步价7元
同过缓存器，锁存器的连接，信号的积累，显示总价。
六．心得体会
两周的课程设计时间很快就过去了，虽然它的时间很短，我们很匆忙，很辛苦，课
程设计真的很不容易，在这三周里，我一次次告诉自己要坚持，再坚持通过两周以来同学
和老师的共同努力，我们终于完成了电子课程。作完之后，我组的全体成员都大吸了一口
气，然后感叹道：终于做完了，可把我们可累苦了。但大家脸上的表情都是欣慰和欢喜的，
到底工夫不负有心人。俗话说的好：苦不苦想想红军长征二万五。当年红军爬雪山，越草
地，与自然做斗争，冰天雪地的。我们饿了还有香喷喷的饭菜吃，他们呢？吃草皮，啃树
皮，甚至连自己身上的皮带都煮着吃了，比起他们来我们幸福多了，看着自己的劳动成果：
面包板上大大小小的芯片，密密麻麻的连接线，大家都笑了，我们四目相接，面面相觑，
都在感慨实习终于结束了。不知道是因为心情好还是太累， 回去特舒服，特别的塌实 。
这次的课程设计使我认识到我在学习理论方面有很多的不足，通过向其他同学询问和学
习，才算基本上搞了出来。用555定时器产生秒脉冲，74LS160做10进制计数器，用不同
的器件组建不同的模块，从而达到最终的设计要求。
课程设计让我体会到知识上的收获重要，精神上的丰收更加可喜。让我知道了学无
止境的道理。我们每一个人永远不能满足于现有的成就，人生就像在爬山，一座山
峰的后面还有更高的山峰在等着你。挫折是一份财富，经历是一份拥有。这次课程
设计必将成为我人生旅途上一个非常美好的回忆！
‘肆’ 数电实验，当芯片74ls192做加计数时，cpu接脉冲，那么cpd怎么接接什么地方（电路箱子）
2、加法计数的输出都是2分频关系 时钟是1Hz，则第一个输出Q0为时钟的2分频，为2Hz，所以低电平为1秒 第二个输出Q1为前一个的2分频，为4Hz，低电平为2秒 依此类推： Q3为8Hz，低电平为4秒 Q4为16Hz，低电平为8秒 就能回答得上这一道题，望采纳
‘伍’ 请教关于74hc595串行输出与并行输出的关系
74HC595 74HC595
1 、描述 74HC595是硅结构的CMOS器件， 兼容低电压TTL电路，遵守JEDEC标准。 74HC595是具有8位移位寄存器和一个存储器，三态输出功能。 移位寄存器和存储器是分别的时钟。 数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。 移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。
2、特点：8位串行输入 /8位串行或并行输出 存储状态寄存器，三种状态
输出寄存器可以直接清除 100MHz的移位频率
3、输出能力： 并行输出，总线驱动； 串行输出；标准中等规模集成电路
595移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
4、参考数据:
CPD决定动态的能耗，
PD＝CPD×VCC×f1+∑(CL×VCC2×f0)
F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压
5、引脚说明
符号 引脚 描述
Q0…Q7 15， 1， 7 并行数据输出
GND 8 地
Q7’ 9 串行数据输出
MR 10 主复位（低电平）
SHCP 11 移位寄存器时钟输入
STCP 12 存储寄存器时钟输入
OE 13 输出有效（低电平）
DS 14 串行数据输入
VCC 16 电源
6、功能表
输入 输出 功能
SHCP STCP OE MR DS Q7’ Qn
× × L ↓ × L NC MR为低电平时仅仅影响移位寄存器
× ↑ L L × L L 空移位寄存器到输出寄存器
× × H L × L Z 清空移位寄存器，并行输出为高阻状态
↑ × L H H Q6 NC 逻辑高电平移入移位寄存器状态0，包含所有的移位寄存器状态 移入，例如，以前的状态6（内部Q6”）出现在串行输出位。
× ↑ L H × NC Qn’ 移位寄存器的内容到达保持寄存器并从并口输出
↑ ↑ L H × Q6’Qn’ 移位寄存器内容移入，先前的移位寄存器的内容到达保持寄存器并出。
7、注释
H＝高电平状态
L＝低电平状态
↑＝上升沿
↓＝下降沿
Z＝高阻
NC＝无变化
×＝无效
当MR为高电平，OE为低电平时，数据在SHCP上升沿进入移位寄存器，在STCP上升沿输出到并行端口。
‘陆’ 电脑中 内存 cpd 缓存 的作用是什么 讲的通俗一点
内存： 也叫RAM ，就是处理器要处理的数据先暂时存的地方。 （就你电脑里那两指宽十多厘米长的条子），是属于内部存储器，掉电的话上面的数据会丢失。速度很快。
cpd 不知道是什么
CPU的话是中央处理器。 就像人的大脑一样。
缓存：有一级缓存 和二级缓存 现在还有三级缓存
和内存的功能差不多，但他是集成在CPU里面的，速度更快，但掉电了数据不会丢失。
不知道你明白了没有。
‘柒’ 吴鉴鹰单片机开发板的8位数码管是怎么控制的，只用了三个IO口
原因：51系列单片机（如果你用的是的话）的输出方式为强下拉/弱上拉，一看这名字就知道，高电平输出电流很小，所以数码管会很暗。 举个例子，最简单的流水灯实验电路为VCC接限流电阻，然后接各个发光二极管，再接单片机的控制引脚，一切正常。现在，你把限流电阻接VCC那端断开，改接到单片机的一个高电平的引脚上去。理论上讲应该没区别，可是你会发现小灯暗了许多。你可以测量一下那个“高电平”引脚，会发现它不足5V，这就是“弱上拉”的体现。 这时候，你的小灯就相当于一个共阳极数码管（数码管其实就是多个条形发光二极管）。你或许会说，这个亮度还可以，而且我还可以减小限流电阻，那么你看看数码管动态扫描的原理，你就知道每个数码管只有1/n的时间亮了（n为数码管个数），那时候就真的暗了，很暗！我亲手试过！当初我也有像你一样的想法，事实证明只有熄灯后才看得见它显示的是什么！ 共阴极数码管其实也一样，因为强下拉/弱上拉，不管怎样总有一端是弱的，达不到想要的效果！ 三极管的作用就是电流放大，看看资料就明白了，那样的话就不用管强弱的问题了。
‘捌’ catia。cpd模块闪退
安装位置不对，内存过低，程序缓存过多不兼容。
系统运行程序多，内存不足，在设置，应用程序，正在运行，关闭其他后台运行程序。或者清理下数据，再不行可以卸载重新安装该程序。
随着现代工业发展，特别是汽车和航空工业的发展，复合材料应用越来越重要。复合材料的设计与传统金属或塑料结构设计不同，需要考虑很多复杂的因素。CATIACPD模块为复合材料设计提供了一整套完整而专业的解决方案，包括复合材料本体的设计、DMU/CAE分析、可制造性分析等等。
‘玖’ 呼叫中心行业cpd什么意思
Call Per Day，表达的是一个客服专员一天的接线量，可以理解为一个效率指标
‘拾’ PIC单片机问题 串口传输数据，感觉一直在中断程序里面门都进不了主循环。
unsigned char rev_data = 0;
unsigned char send_data = 0;
void interrupt ISR()
{
if (RCIE & RCIF) //判断是否为串口接收中断
{
rev_data = RCREG; //将接收缓存器中数据读取出来
if(TRMT == 1)
{
TXREG = rev_data;
}
PORTD = ~PORTD;
}
}
单片机最好不要直接寄存器的值赋给寄存器，对串口接收中断必须将缓存器数据读取出来才能清空。另外main函数中while（1）当中要作长延时，不然数据看不到你从串口助手发送后，单片机返回的数据，你尝试一下，不能保证一定可以。