A. 如何详细的去使用12864液晶模块
文章开头备注：这一篇文章仅仅是对12864操作的一个具体介绍，仅限给刚刚接触12864的新手，大神请拍砖，文章写的比较散，建议新手先参考12864手册以及控制驱动器ST7920英文手册，在有个初步理解之后再次阅读该篇文章，将会有更加深层的认识。强烈建议仔细的阅读ST7920英文手册！细节内容里面有详细的介绍，中文的12864也大多是从中译过来的。
本文是分为三个步骤来介绍12864的内部资源原理，指令集详细讲解，以及应用的例子。
对于12864的所有操作概括起来就有4种：
1）、读忙状态（同时会读出指针地址的内容），在初始化之后每次对12864的读写均要进行忙检测。
2）、写命令：所有的命令可以去查看指令表，后续会讲解指令的详细用法。写地址也就是写指令。
3）、写数据：操作的对象有DDRAM、CGRAM、GDRAM。
4）、读数据：操作的对象也是DDRAM、CGRAM、GDRAM。
对于12864的学习首先要去了解其内部资源，知道了它里面到底有哪些东西，你就可以更加方便的去使用它了。
先简单介绍几个英文的名字：
DDRAM：（Data Display Ram），数据显示RAM，往这里面写啥，屏幕它就会显示啥。
CGROM：（Character Generation ROM）,字符发生ROM。里面是存储了中文汉字的字模，也称之为中文字库，编码方式有GB2312（中文简体）和BIG5（中文繁体）。笔者所使用的是育松电子的QC12864B，讲解以此为例。
CGRAM：（Character Generation RAM），字符发生RAM，12864内部是提供了64×2B的CGRAM，可以用于用户自定义4个16×16字符，每一个字符占用了32个字节。
GDRAM：（Graphic Display RAM）：图形显示RAM，这一块区域是用于绘图的，同理——往里面写啥，屏幕也就会显示啥，它与DDRAM的区别在于，往DDRAM中写的数据是字符的编码，字符的显示先是在CGROM中找到字模，然后再映射到屏幕上的，而往GDRAM中写数据时，图形的点阵信息每个点都用1bit来保存其显示与否。
HCGROM：（Half height Character Generation ROM）：半宽字符发生器，是字母与数字，也就是ASCII码。
至于ICON RAM（IRAM）：貌似现在市场上的12864没有该项功能，笔者也没有去找到它的应用资料，所以在这里不作介绍了。
转载于12864液晶模块：http://www.hzjingxian.com/
下面我们就围绕这上面列举的这列资源来展开对12864的讲解：
DDRAM：
笔者所使用的这块12864内部是有4行×32字节的DDRAM空间。但是在某一时刻，屏幕只能够显示2行×32字节的空间，那么剩余的这些空间呢？它们是可以用于缓存的，在实现卷屏显示时这些空间就能够派上用场了。
DDRAM结构如下所示：
80H、81H、82H、83H、84H、85H、86H、87H、88H、89H、8AH、8BH、8CH、8DH、8EH、8FH
90H、91H、92H、93H、94H、95H、96H、97H、98H、99H、9AH、9BH、9CH、9DH、9EH、9FH
A0H、A1H、A2H、A3H、A4H、A5H、A6H、A7H、A8H、A9H、AAH、ABH、ACH、ADH、AEH、AFH
B0H、B1H、B2H、B3H、B4H、B5H、B6H、B7H、B8H、B9H、BAH、BBH、BCH、BDH、BEH、BFH
地址与屏幕显示的对应关系如下：
第一行：80H、81H、82H、83H、84H、85H、86H、87H
第二行：90H、91H、92H、93H、94H、95H、96H、97H
第三行：88H、89H、8AH、8BH、8CH、8DH、8EH、8FH
第四行：98H、99H、9AH、9BH、9CH、9DH、9EH、9FH
说明：红色部分的数据是归上半屏所显示，绿色部分的数据是归下半屏所显示。一般我们在用于显示字符使用的是上面两行的空间，也就是80H~8FH，90H~9FH，每一个地址的空间是2个字节，也就是1个字，所以它可以用于存储字符编码的空间总共就是128字节。因为每一个汉字的编码是2个字节，所以每一个地址就需要使用2个字节来存储一个汉字。当然如果将这2个字节拆开来使用也是可以的，那就是显示出2个半宽字符了。
DDRAM内部所存储的数据都是字符的编码，可以写入的编码有ASCII码、GB2312码、BIG5码。笔者所使用的12864字库貌似不太全，字符的“数”都无法显示，而是显示出其他字符。如果显示长篇汉字文章就优点不太适合了。
DDRAM数据的读写：
所有的数据读写都应该是先送地址，然后再进行读写。对DDRAM写数据时，确保在基本的指令集下（使用指令0x30开启），然后写入地址，之后再连续的写入两个字节的数据。在读数据时，在基本指令集下先写地址，然后再假读一次，之后再连续读出2个字节的数据，读完之后地址指针自动加一，跳到下一个字，若需要读下一个字的内容，只需再执行连续读2个字节的数据。这里的假读需要注意，不光是读CGRAM需要假读，读其他的GDRAM、DDRAM都需要先假读一次，之后的读才是真读，假读就是读一次数据，但是不会存储该数据，也就是说送地址之后第一次读的数据时错误的，之后的数据才是正确的。（mmy为假读）
关于编码在DDRAM中的存储需要说明的事项如下：
1）、每次对于DDRAM的操作单位都是一个字，也就是2个字节，当往DDRAM写入数据时，首先要写地址，然后连续送入2个字节的数据，先送高字节的数据，再送低字节的数据。读数据时也是如此，先写地址，然后再读出高字节数据，再读出低字节的数据（读数据时请注意要先假读一次）。
2）、显示ASCII码半宽字符时，往每个地址送入2个字节的ASCII编码，对应屏幕上的位置就会显示出2个半宽字符，左边的为高字节字符，右边的则为低字节字符。
3）、显示汉字时，汉字编码的2个字节必须要存储在同一地址空间之中，不能够分开放在2个地址存放，否则显示的就不会是你想要的字符。每一个字中的2个字节自动结合查找字模并且显示字符。所以，如果我们往一个地址中写入的是一个汉字的2字节编码就会正确显示该字符，编码高字节存放在前一地址低字节，编码低字节存放在后一地址高字节，显然他们就不会结合查找字模，而是与各地址相应字节结合查找字模。
4)、因为控制器ST7920提供了4个自定义字符，所以这4个自定义字符也是可以完全显示出来的，同样这4个自定义字符也是采用了编码的方式，但是这4个字符的编码是固定的，分别是0000H,0002H,0004H,0006H。如下图所示：
上图只是把2个字符的CGRAM空间画出来，后续还会有2个字符。可以看到每一个字符都有16行16列，每一行使用了2个字节，因此一个字符所占用的空间是32字节，地址是6位的，4个字符的地址分别是：00H~0FH、10H~1FH、20H~2FH、30H~3FH。编码使用的是2个字节，可以看到有2个位是任意的，说明其实这4个字符的编码可以有多个，只是我们常用前面列举的4个编码。
CGRAM： （数据读写）
CGRAM的结构就是上面所示的了，这里再次补充一些读写CGRAM的内容，读写之前要先写地址，写CGRAM的指令为0x40+地址。但是我们在写地址时只需要写第一行的地址，例如第一个字符就是0x40+00H,然后连续写入2个字节的数据，之后地址指针就会自动加一，跳到下一行的地址，然后再写入2个字节的数据。其实编程实现就是写入地址，然后连续写入32个字节的数据。读数据也是先写首地址，然后假读一次，接着连续读32个字节的数据。
GDRAM:（绘图显示RAM）
绘图RAM的空间结构如下图所示：
这些都是点阵，绘图RAM就是给这些点阵置1或者置0，可以看到其实它本来是32行×256列的，但是它分成了上下两屏显示，每一个点都对应了屏幕上的一个点。要使用绘图功能需要开启扩展指令。然后写地址，再读写出数据。
GDRAM的读写：
首先要说明对GDRAM的操作基本单位是一个字，也就是2个字节，就是说读写GDRAM时一次最少要写2个字节，一次最少读2个字节。
写数据：先开启扩展的指令集（0x36）,然后再送地址，这里的地址与DDRAM中的略有些不同，DDRAM中的地址就只有一个，那就是字的地址。而GDRAM中的地址就只有2个，分别是字地址（列地址/水平地址X）以及位地址（行地址/垂直地址Y），上图之中的垂直地址就是00H~31H，水平地址就是00H~15H,在写地址时要先写垂直的地址（行地址）再写水平地址（列地址），也就是说要连续写入两个地址之后，然后再连续写入2个字节的数据。如图中所示，左边的为高字节右边的为低字节。为1的点被描黑，为0的点则是显示出空白。这里就列举一个写地址的例子：写GDRAM地址指令的是0x80+地址。被加上的地址就是上面所列举的X和Y,假设我们要写第一行的2个字节，那么写入地址就是0x00H(写行地址)然后写0x80H（列地址），之后才连续的写入2个字节的数据（先高字节后低字节）。再如写屏幕右下角的2个字节，先写行地址0x9F（0x80+32），再写列地址0x8F(0x80+15)，然后连续写入2个字节的数据。编程中写地址函数中直接用参数（0x+32），而就不必自己相加。
读数据：首先开启扩展指令集，然后再写行地址、写列地址，假读一次，再连续读2字节的数据（先高字节后低字节）。
读写时序：
读写时序图如下：（上图为写，下图为读）
时序图之中的信号引脚就是12864最主要的引脚，分别是：
RS：命令/数据寄存器选择端
WR：读写的控制端
E：使能端
DB7~DB0：数据端
所有对于12864的操作基本都是围绕着几根引脚所展开的。包括写命令、写数据、读数据、读状态就是通过这一些引脚的高低电平搭配来实现的。
根据时序图可以编写出相应的写命令函数、写数据函数、读数据函数、读状态函数。需要的注意的是有效数据出现的那段时间Tc必须合适，不能太短，否则就会造成读写失败。
给出几个函数示例：
//忙检测，若忙则等待，最长等待时间为60ms
void busychk_12864(void){
unsigned int timeout = 0;
E_12864 = 0;
RS_12864 = 0;
RW_12864 = 1;
E_12864 = 1;
while((IO_12864 & 0x80) && ++timeout != 0); //忙状态检测，等待超时时间为60ms
E_12864 = 0;
}
//写命令子程序
void wrtcom_12864(unsigned char com){
busychk_12864();
E_12864 = 0;
RS_12864 = 0;
RW_12864 = 0;
IO_12864 = com;
E_12864 = 1;
delay_12864(50); //50us使能延时!!!注意这里，如果是较快的CPU应该延时久一些
E_12864 = 0;
}
//读数据子程序
unsigned char reddat_12864(void){
unsigned char temp;
busychk_12864();
E_12864 = 0;
IO_12864 = 0xff; //IO口置高电平，读引脚
RS_12864 = 1;
RW_12864 = 1;
E_12864 = 1;
delay_12864(50); //使能延时!!!注意这里，如果是较快的CPU应该延时久一些
temp = IO_12864;
return temp;
}
//写数据子程序
void wrtdat_12864(unsigned char dat){
busychk_12864();
E_12864 = 0;
RS_12864 = 1;
RW_12864 = 0;
E_12864 = 1;
IO_12864 = dat;
delay_12864(50); //使能延时!!!注意这里，如果是较快的CPU应该延时久一些
E_12864 = 0;
}
其中，忙检测是必要的，当BF=1时，表示内部正在进行相关的操作，即：处于忙状态。在BF变回0之前ST7920不会接受任何指令。MCU必须要检测BF以确定ST7920内部操作是否已完成，然后才能够再发送指令。也可以使用延时来替代忙检测，但是需要延时足够的时间。盲检测实际就是读内部的状态寄存器，该寄存器最高位（D7）为忙标志BF，剩余的7位为地址指针的内容，所以在进行盲检测实际上也把地址指针中的地址读出来了。
指令集：
指令集是分为基本指令集以及扩展指令集，使用相应的指令集必须要先写相应指令表明后续指令均为该类指令。如使用基本指令集时，写指令（0x30），需要使用扩展指令集时写指令（0x34）切换到扩展指令集。
一）基本的指令集（RE=0）:（在使用扩展指令集时先写指令0x30,这使得RE=0）
清屏指令（0x01）:往DDRAM写满0x20,指针的地址写0x00。表现在屏幕上的就是显示空白。
回车指令（0x02/0x03）：地址指针内容写上0x00.
进入模式：0 0 0 0 0 1 I/D S：设置读写数据之后光标、显示移位的方向。内部有2个可编程位，I/D表示读写一个字符后数据指针是加一还是减一。I/D=1指针加一，I/D=0指针减一。S=1开启整屏移动。
S I/D= H H，屏幕每次左移一个字符。
S I/D= H L ，屏幕每次右移一个字符。
但是平时若不开启屏幕移动，这里说明一个概念，那就是屏幕移动，实际试验中若开启了屏幕移动你会发生显示是非常怪异的，说明如下：由于DDRAM的结构是下方表所示：
上半屏 下半屏
80H、81H、82H、83H、84H、85H、86H、87H、88H、89H、8AH、8BH、8CH、8DH、8EH、8FH
90H、91H、92H、93H、94H、95H、96H、97H、98H、99H、9AH、9BH、9CH、9DH、9EH、9FH
A0H、A1H、A2H、A3H、A4H、A5H、A6H、A7H、A8H、A9H、AAH、ABH、ACH、ADH、AEH、AFH
B0H、B1H、B2H、B3H、B4H、B5H、B6H、B7H、B8H、B9H、BAH、BBH、BCH、BDH、BEH、BFH
在没有开启屏移时，屏幕是以表格第一来列作为参考起点的，然后前8列归为上半屏显示，后8列归为下半屏显示。如果此时向左屏移动一个字符，那么DDRAM内容与显示映射关系应变为：
80H、81H、82H、83H、84H、85H、86H、87H、88H、89H、8AH、8BH、8CH、8DH、8EH、8FH
90H、91H、92H、93H、94H、95H、96H、97H、98H、99H、9AH、9BH、9CH、9DH、9EH、9FH
A0H、A1H、A2H、A3H、A4H、A5H、A6H、A7H、A8H、A9H、AAH、ABH、ACH、ADH、AEH、AFH
B0H、B1H、B2H、B3H、B4H、B5H、B6H、B7H、B8H、B9H、BAH、BBH、BCH、BDH、BEH、BFH
可以看出实际上原来第三第四行开始的字符跑到了第一行第二行的末尾，一整个DDRAM的结构就是一种循环的结构，发生屏移时DDRAM与显示映射关系不断的在改变。但是这不太符合我们的阅读习惯，所以如果需要使用到该项功能还需编程校正之。
显示、光标、闪烁开关：0 0 0 0 0 0 1 D C B：
D=1: 显示开（Display） C=1: 光标开（Cursor） B=1: 光标位置闪烁开（Blink）。为0则就为关。
光标显示移位控制：0 0 0 1 S/C R/L X X
说明：
LL：这时仅仅是将地址指针AC的值减1。在屏幕上表现出来的是光标左移一个字符。
LH：这时仅仅是将地址指针AC的值加1。在屏幕上表现出来的是光标右移一个字符。
HL：AC的指针不变，向左屏移动一个字符。这是DDRAM结构循环左移，80H接在8FH后面，90H接在9FH的后面。这与上面讲的屏移是一样的。
HH：AC指针不变，向右屏移动一个字符。这是DDRAM结构循环右移，80H接在8FH后面，90H接在9FH后面。
功能设置：0 0 1 DL X RE X X：（切换基本的指令集与扩展指令集）
DL=1表示8为接口，DL=0表示4为接口。
RE=1表示开启扩展指令，RE=0表示使用基本指令。
开启基本指令则设置为0x30，开启扩展指令则设置为0x34。
CGRAM地址设置：0x40+地址。地址范围是00H~3FH。前提是SR=0，即允许设置IRAM和CGRAM地址！！！
DDRAM地址设置：只会有字地址。如下表所示。（注意DDRAM地址有4行×16字）如下所示：
80H、81H、82H、83H、84H、85H、86H、87H、88H、89H、8AH、8BH、8CH、8DH、8EH、8FH
90H、91H、92H、93H、94H、95H、96H、97H、98H、99H、9AH、9BH、9CH、9DH、9EH、9FH
A0H、A1H、A2H、A3H、A4H、A5H、A6H、A7H、A8H、A9H、AAH、ABH、ACH、ADH、AEH、AFH
B0H、B1H、B2H、B3H、B4H、B5H、B6H、B7H、B8H、B9H、BAH、BBH、BCH、BDH、BEH、BFH
所以在某一个时刻只能够显示出其中的2行。只有卷动显示才能够将另两行的数据显示出来。
读忙标志（地址）：同时忙标志和地址读出来。忙状态时，ST7920不会接受任何指令。按照时序图将RS置0，RW置1，然后读取状态寄存器。
写RAM(DDRAM/CGRAM/GDRAM)：写了控制逻辑（函数wrtcom_12864(地址);）之后，直接送数据(wrtdat_12864)。写完后地址指针根据进入模式中的设置加一或减一。写数据前先写地址，而写地址本身是一个写地址命令，然后再写数据。
读RAM(DDRAM/CGRAM/GDRAM)：记得先假读一次，后面的才是真读，假读之后不需要再假读了，除非重设了地址。
二）扩展指令集（RE=1）：（使用扩展指令集先写指令0x34,这使得RE=1）
待机模式：0x01，不影响DDRAM，所以跟清屏指令不同，任何指令可以结束待机模式。
卷动地址/IRAM地址允许设置：0 0 0 0 0 0 1 SR：
SR=1：允许设置垂直卷动地址。SR=0：允许设置IRAM和CGRAM地址。
设置卷动/IRAM地址：0x40+地址。（卷动地址为行地址，即纵向地址）.
这里讲解卷动，卷动就是上下滚屏，实现屏幕的垂直滚动。
卷动地址：地址范围为0x00~0x63，共64行卷动地址其实就是垂直地址。每一个地址代表着DDRAM中的一行的像素点。卷动一次就是把该行所有点移到上半屏和下半屏幕最上方。
80H、81H、82H、83H、84H、85H、86H、87H、88H、89H、8AH、8BH、8CH、8DH、8EH、8FH
90H、91H、92H、93H、94H、95H、96H、97H、98H、99H、9AH、9BH、9CH、9DH、9EH、9FH
A0H、A1H、A2H、A3H、A4H、A5H、A6H、A7H、A8H、A9H、AAH、ABH、ACH、ADH、AEH、AFH
B0H、B1H、B2H、B3H、B4H、B5H、B6H、B7H、B8H、B9H、BAH、BBH、BCH、BDH、BEH、BFH
还是DDRAM的结构图，需要注意的是卷屏是分上半屏卷动和下半屏卷动，两屏之间没有关系，也就是DDRAM中左边红色部分在上半屏滚动，右边绿色部分在下半屏滚动。
B0H、B1H、B2H、B3H、B4H、B5H、B6H、B7H 的下一行是
80H、81H、82H、83H、84H、85H、86H、87H
也就是说左边是一个上下相接的循环结构。同理右边也是上下相接的循环结构。左边内存中的字符上下滚动。右边内存中的字符上下滚动，两者木有关系。
要开启卷动，首先开启扩展指令集，然后允许卷动地址设置，再设置卷动地址。
wrtcom_12864(0x34); //打开扩展指令
wrtcom_12864(0x03); //允许输入卷动地址
wrtcom_12864(0x40 + 地址 //设置卷动地址
wrtcom_12864(0x30); //回到基本指令
要实现全屏滚动，就必须使用循环不断地修改卷动地址。从00~63如此循环，但遗憾的是这也不符合我们的阅读习惯，后续的应用的中将讲解全屏滚动的实现方法。这里只是把卷动原理讲清楚。
反白显示：0 0 0 0 0 1 R1 R0：
R1、R0初始化的值为00。选择1~4任一行反白显示并可决定是否反白。
如何开启反白显示：首先开启扩展指令（0x34），然后设置选中某一行设置反白显示（0x04+R1R0）。00为第一行，01为第二行，10为第三行，11为第四行。需要说明的是，这里的行是指DDRAM所有内存的行，而不是显示的行，屏幕只显示2行。
所以如果我们开启第3第4行的反白显示，不卷动我们是看不到效果的。
同时，如果我们开启第1行反白显示，那么在屏幕中第1行第3行都会反白显示，第2行则对应屏幕第2第4行，这一点需要注意。
如何关闭反白显示：只需在此写一次地址即可关闭，也就说，第一次写第一开启反白，第二次写相同的地址关闭反白显示。
wrtcom_12864(0x34); //反白显示试验
wrtcom_12864(0x04); //开启反白显示
delay_12864(60000); //延时
delay_12864(60000); //延时
wrtcom_12864(0x04); //关闭反白显示
wrtcom_12864(0x30); //开启基本指令集
扩展功能设置：0x36设置绘图显示开。
当GDRAM写完了之后，写0x36则屏幕显示你所绘制的图形。
0 0 0 0 1 DL x RE G x （RE=1扩展指令，G=1开绘图显示，DL=1表示8为接口）
设置GDRAM地址：绘图时，需要将GDRAM的地址写入地址指针中，然后才能写入数据。连续写入两个字节，第一个为行地址（Y），第二个为列地址（X）。
需要注意的是：写了数据之后，地址指针会自动加一（以字为单位），当到达该行的行尾时，指针下一次加一会使得地址指针跳回该行行首，也就说如果地址值为8FH时，下一次它就是80H（以第一行为例）。指针地址在本行之间循环。
指令介绍完
再讲下初始化过程，根据ST7920的手册提供的初始化步骤就可以了。
初始化函数如下：
//延时子程序
void delay_12864(unsigned int del){
unsigned int i;
for(i = 0; i < del; i++){; }
}
//初始化12864子函数
void initial_12864(void){
delay_12864(40000);
RST_12864 = 1;
RST_12864 = 0; //复位
delay_12864(500);
RST_12864 = 1;
wrtcom_12864(0x30); //设置为基本指令集动作
delay_12864(100);
wrtcom_12864(0x30); //设置为基本指令集动作
delay_12864(37);
wrtcom_12864(0x08); //设置显示、光标、闪烁全关。
delay_12864(100);
wrtcom_12864(0x01); //清屏，并且DDRAM数据指针清零
delay_12864(100000);
wrtcom_12864(0x06); //进入模式设置
}
B. SRAM,SDRAM,DRAM,DDRAM之间的区别，请深入浅出的表达，拒绝COPY的书本内容，多谢了～
SRAM可以不用讨论了，CPU的缓存就是SRAM，速度极快，但是成本极高，所以容量非常小，现在的基本是和CPU主频同速，早先Slot1/A的P3/K7是1/2,1/3,2/5速
SDRAM是Synchronous Dynamic Random Access Memory,同步动态随机存储器,采用3.3v工作电压，带宽64位，SDRAM将CPU与RAM通过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作。SDRAM基于双存储体结构，内含两个交错的存储阵列，当CPU从一个存储体或阵列访问数据时，另一个就已为读写数据做好了准备，通过这两个存储阵列的紧密切换，读取效率就能得到成倍的提高。
DRAM包含SDRAM,DDR SDRAM，如果你说的是Rumbus的RDRAM，那个是串联形式的内存，位宽只有16/32bit，但是工作频率极高，00年就能达到800MHz的速度，同期DDR只有266MHz，不过这个内存属于Rumbus专利技术，授权费极高，所以现在已经退出桌面市场，部分服务器还在使用，另外现在他最大的客户是SONY PS3，不过规格进一步升级，叫YellowStone
DDRSDRAM前面DDR就是Dual Data Rate，双倍速率，2bit预读，上下同时读写，相当于SDRAM的频率X2，所以现在DDR400的实际频率只有200MHz，但是等效400MHz，同理现在的DDR2是4bit预读
C. 鱼缸的温度显示屏显示-PP
咨询记录 · 回答于2021-11-21
D. FPGA的以太网ip核具体实现步骤，怎样仿真其功能
你用的是Altera还是xilinx的IP核？
一般的ip核都有自动生成工具，比如Altera有megacore wizard，按照你需要的功能enable或者disable选项就可以了。具体步骤可以上Altera或者Xilinx的网站，搜索你需要的以太网ip核关键字，比如GE或者FE，以及是否需要MAC，PCS功能等。
仿真方面，ip核提供商都是考虑好了的：提供有仿真模型，一般生成core的时候都有sim文件夹，可以用来实现仿真。
E. 做一名嵌入式软件工程师应必备那些技能
嵌入式系统设计师考试大纲
一、考试说明
1、考试要求：
（1）掌握科学基础知识；
（2）掌握嵌入式系统的硬件、软件知识；
（3）掌握嵌入式系统分析的方法；
（4）掌握嵌入式系统设计与开发的方法及步骤；
（5）掌握嵌入式系统实施的方法
（6）掌握嵌入式系统运行维护知识；
（7）了解信息化基础知识、信息技术引用的基础知识；
（8）了解信息技术标准、安全，以及有关法律的基本知识；
（9）了解嵌入式技术发展趋势；
（10）正确阅读和理解计算机及嵌入式领域的英文资料。
2、通过本考试的合格人员能根据项目管理和工程技术的实际要求，按照系统总体设计规格进行软、硬件实际，编写系统开发规格说明书等相应的文档；组织和指导嵌入式系统靠法实施人员实施硬件电路、编写和调试程序，并对嵌入式系统硬件设备和程序进行优化和集成测试，开发出符合系统总体设计要求的高质量嵌入式系统；具有工程师的实际工作能力和业务水平。
二、考试范围
考试科目1：嵌入式系统基础知识
1.计算机科学基础
1.1数制及转换
o 二进制、八进制、十进制和十六进制等常用数制及其相互转换
1.2数据的表示
o 数的机内表示（原码、反码、补码、移码，定点和浮点，精度和溢出）
o 字符、汉字、声音、图像的编码方式
o 校验方法和校验码（奇偶验码、海明校验码、循环校验码）
1.3算术和逻辑运算
o 计算机中的二进制数运算方法
o 逻辑代数的基本运算和逻辑表达式的化简
1.4计算机系统结构和重要部件的基本工作原理
o CPU和存储器的组成、性能、基本工作原理
o 常用I/O设备、通信设备的性能，以及基本工作原理
o I/O接口的功能、类型和特点
o 虚拟存储存储基本工作原理，多级存储体系
1.5安全性、可靠性与系统性能评测基础知识
o 诊断与容错
o 系统可靠性分析评价
o 计算机系统性能评测方法
2.嵌入式系统硬件知识
2.1数字电路和逻辑电路基础
2.1.1组合电路和时序电路
2.1.2总线电路与电平转换电路
2.1.3可编程逻辑器件
2.2嵌入式微处理器基础
2.2.1嵌入式微处理器体系结构
o 冯.诺伊曼结构与哈佛结构
o CISC与RISC
o 流水线技术
o 信息存储的字节顺序（大端存储法和小端存储法）
2.2.2嵌入式系统处理器的结构和类型
o 常用8位处理器的体系结构和类型
o 常用16位处理器的体系结构特点
o 常用32位处理器的体系结构特点
o 常用DSP处理器的体系结构特点
o 多核处理器的体系结构特点
2.2.3异常
o 同步异常（陷阱、故障、终止）
o 异步异常（中断）
o 可屏蔽中断、不可屏蔽中断
o 中断优先级、中断嵌套
2.3 嵌入式系统的存储体系
2.3.1存储器系统
o 存储器系统的层次结构
o 高速缓存（Cache）
o 内存管理单元（MMU）
2.3.2 ROM的种类与选型
o 常见ROM的种类
o PROM、EPROM、E2PROM型ROM的典型特征和不同点
2.3.3 Flash Memory的种类与选型
o Flash Memory的种类
o NOR和NAND型Flash Memory的典型特征和不同点
2.3.4 RAM的种类与选型
o 常见RAM的种类
o SRAM、DRAM、DDRAM、NVRAM的典型特征和不同点
2.3.5 外存
o 常见外存的种类
o 磁盘、光盘、CF、SD等的典型特征和不同点
2.4 嵌入式系统I/O接口
2.4.1 定时器和计数器基本原理与结构
2.4.2 GPIO、PWM接口基本原理与结构
2.4.3 A/D、D/A接口基本原理与结构
2.4.4键盘、显示、触摸屏接口基本与结构
2.4.5嵌入式系统音频接口
2.5嵌入系统通信及网络接口
o PCI、USB、串口、红外、并口、SPI、IIC、PCMCIA的基本原理与结构
o 以太网、CAN、WLAN、蓝牙、1394的基本原理与结构
2.6嵌入式系统电源分类及电源原理
2.7电子电路设计
2.7.1电子电路设计基础知识
o 电子电路设计原理
o 电子电路设计方法及步骤
o 电子电路设计中的可靠知识
2.7.2 PCB设计基础知识
o PCB设计原理
o PCB设计方法及步骤
o 多层PCB设计的注意事项及布线原则
o PCB设计中的可靠性知识
2.7.3电子电路测试基础知识
o 电子电路测试原理与方法
o 硬件抗干扰测试
3. 嵌入式系统软件知识
3.1嵌入式软件基础知识
3.1.1嵌入式软件的分类（系统软件、支撑软件、应用软件）
3.1.2无操作系统支持的嵌入式软件体系结构（轮询、中断、前后台）
3.1.3有操作系统支持的嵌入式软件体系结构
3.1.4板极支持包基础知识（系统初始化、设备驱动程序）
3.1.5嵌入式中间件（GUI、数据库）
3.2 嵌入式操作系统基础知识
3.2.1嵌入式操作系统体系结构
o 单体结构、分层结构和微内核结构
3.2.2任务管理
o 多道程序技术
o 进程、线程、任务的概念
o 任务的实现（任务的层次结构、任务控制块、任务的状态及状态转换、任务队列）
o 任务调度（调度算法的性能指标、可抢占调度、不可抢占调度、先来先服务、短作业优先算法、时间片轮转算法、优先级算法）
o 实时系统及任务调度（RMS、EDF算法）
o 任务间通信（共享内存、消息、管道、信号）
o 同步与互斥（竞争条件、临界区、互斥、信号量、死锁）
3.2.3存储管理
o Flat存储管理方式
o 分区存储管理（固定分区、可变分区）
o 地址重定位（逻辑地址、物理地址、地址映射）
o 页式存储管理
o 虚拟存储技术（程序局部性原理、虚拟页式存储管理、页面置换算法、工作集模型）
3.2.4设备管理
o 设备无关性、I/O地址、I/O控制、中断处理、缓冲技术、假脱机技术）
3.2.5文件系统基础知识
o 文件和目录
o 文件的结构和组织
o 存取方法、存取控制
o 常见嵌入式文件系统（FAT、JFFS、YAFFS）
3.2.6操作系统移植基础知识
3.3 嵌入式系统程序设计
3.3.1嵌入式软件开发基础知识
3.3.2嵌入式程序设计语言
o 汇编、编译、解释系统的基础知识和基本工作原理
o 汇编语言
o 基于过程的语言（过程/函数、参数传递、全局变量、递归、动态内存分配、数据类型）
o 面向对象的语言（对象、数据抽象、继承、多态、自动内存管理）
o 各类程序设计语言的主要特点和适用情况
3.3.3嵌入式软件开发环境
o 宿主机、目标机
o 编辑器、编译器、链接器、调试器、模拟器
o 常用嵌入式开发工具（编程器、硬件仿真器、逻辑分析仪、示波器）
o 集成开发环境
o 开发辅助工具
3.3.4嵌入式软件开发
o 软件设计（模块结构设计、数据结构设计、内存布局、面向对象的分析与设计）
o 嵌入式引导程序的设计、设备驱动程序设计、内核设计、网络程序设计、应用软件设计）
o 编码（编程规范、代码审查）
o 测试（测试环境、测试用例、测试方法、测试工具）
o 下载和运行
3.3.5嵌入式应用软件移植
4.嵌入式系统的开发与维护知识
4.1系统开发过程及其项目管理
o 系统开发生命周期各阶段的目标和任务的划分方法
o 系统开发项目挂你基础知识及其常用管理工具使用方法
o 主要的系统开发方法
o 系统开发工具与环境知识
4.2 系统分析基础知识
o 系统分析的目的和任务
o 系统分析方法
o 系统规格说明书的编写方法
4.3 系统设计知识
o 传统系统设计方法
o 软硬件协同设计方法
4.4 系统实施知识
o 系统架构设计
o 系统详细设计
o 系统调试技术
o 系统测试
4.5 系统维护知识
o 系统运行管理知识
o 系统维护知识
o 系统评价知识
5.安全性知识
o 安全性基本概念
o 加密与解密机制
6.标准化知识
o 标准化的概念
o 国际标准、国家标准、行业标准、企业标准基本知识
o 代码标准、文件格式标准、安全标准、软件开发规范和文档标准知识
o 标准化机构
o 嵌入式系统相关标准
7.信息化基础知识
o 信息化和信息系统基本概念
o 有关的法律、法规
8.嵌入式技术发展趋势
9.计算机专业英语
o 正确阅读和理解相关领域的英文资料
考试科目2：嵌入式系统设计应用技术
1.嵌入式系统开发过程
1.1系统需求分析方法与步骤
1.2系统设计
o 系统硬件配置
o 系统功能组成分配
o 软硬件功能的分配
o 可行性验证及设计审查
o 系统规格
o 周期，成本及工作量估计
o 开发计划
1.3软硬件协同设计
1.4硬件设计
1.5软件设计
o 软件结构
o 设计评审
o 软件详细设计
1.6系统测试
o 测试环境
o 测试计划（内容、方法、标准、过程、检验）
o 硬件测试
o 软件测试（单元测试、集成测试）
o 软硬件联合测试
o 实施测试
1.7系统评估
1.8 软件维护
2.嵌入式系统硬件设计
2.1嵌入式系统硬件基本结构
2.1.1嵌入式微处理结构与应用
2.1.2 异常及中断处理技术
2.1.3 DMA技术
2.1.4 多处理系统
o 多处理器系统特点
o 多处理器系统构建技术
2.1.5 总线架构
o 应用系统中的总线配置
2.1.6 内存种类及架构
o 存储器系统接口设计
2.1.7数字电路和逻辑电路
o 专用集成电路
o 可编程逻辑控制器件
2.2输入/输出接口设计
2.2.1 输入/输出接口
o 接口信号电平转换
o 接口驱动电路设计
2.2.2输入/输出接口应用技术
o 外围设备
o 串口通信
o 并口通信
o 模拟接口
o 通信接口设备
o 通信标准和协议
o 数据传输方式
2.3外围设备接口应用技术
2.3.1 外围存储设备
o 存储卡，记忆棒，IC卡，MMC卡，SD卡
o DVD 、CD-R 、CD-RW
2.3.2外围输入/输出设备
o 键盘，鼠标，触摸屏
o 液晶板、LED、7段数码管、蜂鸣器
2.3.3电源设计技术
2.4可靠性与安全性设计技术
2.4.1 错误检测与隔离技术
2.4.2 冗余设计
2.4.3 系统恢复设计
2.4.4 诊断技术
2.4.5常用安全标准
2.4.6 抗干扰设计
2.4.7电磁兼容设计
2.4.8系统加密
3.嵌入式系统软件设计
3.1嵌入式系统软件结构设计
3.2嵌入式操作系统应用技术
3.2.1 时间管理
o 系统时间
o 时钟中断
3.2.2内存管理
o 静态内存管理
o 动态内存管理
3.2.3任务管理和任务间的通信
o 任务间的通信机制
o 信号量
o 邮箱
o 消息队列
3.2.4异常处理
o 异常处理方法
o 中断优先级处理方法
o 系统调用
3.2.5嵌入式文件系统应用技术
3.2.6嵌入式系统图形用户接口（GUI）应用技术
3.2.7嵌入式系统数据库应用技术
3.3嵌入式软件设计技术
3.3.1汇编语言设计
o 数据类型
o 汇编语言程序结构
o 汇编语言程序设计及优化
o 子程序调用
3.3.2嵌入式C语言设计
o ANSI-C的数据类型
o C程序结构
o C语言程序设计及优化
o 程序的编译与链接
3.3.3面向对象程序设计与开发
o 面向对象的分析与设计方法UML
o 面向对象的编程语言
o 使用C++进行嵌入式系统开发
o 使用Java进行嵌入式系统开发
3.4 系统级软件设计技术
o 嵌入式系统固件与系统初始化设计
o 设备驱动程序设计
o 硬件抽象层、板级支持包设计
o 嵌入式软件的移植技术
4.嵌入式系统开发技术
4.1系统开发环境
4.1.1开发工具
o 文本编辑器
o 汇编、编译和连接程序
o ICE和ICE监控器
o 配置管理工具
o 逆工程工具
4.1.2平台
o 操作系统
o 分布式开发环境
4.1.3开发环境创建方法及评估
o 开发工作分析
o 开发环境的建立
o 维护、管理、使用开发环境的方法
o 开发环境的评测
4.2实时系统的分析技术
4.2.1实时系统的分析技术
o 结构化分析方法
o 面向对象分析方法
4.2.2实时系统的设计技术
o 结构化分析方法
o 面向对象分析方法
4.3硬件设计环境
4.3.1硬件描述语言
o 硬件开发设计过程
o 硬件描述语言的种类与特点
4.3.2仿真技术
o 逻辑仿真方法
o 逻辑仿真工具
4.3.3大规模集成电路系统的开发方法
o ASIC开发方法
o FPGA设计方法
o IP（intellectual property）
4.4协同设计
o 软硬件任务工和切调
o 设计评审
4.5嵌入式系统低功耗设计技术
o 低功耗系统工作机制
o 低功耗系统模型结构
o 低功耗的硬件设计技术
o 低功耗的软件设计技术
4.6分布式嵌入系统设计
o 分布式系统设计原理
o 分布式系统的通信技术
o 分布式系统设计应用
5.嵌入式系统应用
5.1嵌入式系统在控制领域中的应用
5.2嵌入式系统在手持设备中的应用
5.3嵌入式系统在模式识别中的应用
三、题型举例
1、选择题
若嵌入式系统中采用I/O地址统一编址模式,访问内存单元和I/O设备是通过 (1) 来区分的。
(1) A.数据总线上输出的数据
B.不同的地址代码
C.不同的地址总路线
D.不同的指令
2、问答题
在某个嵌入式操作系统中，任务的状态转换图（不完整）如下，请阅读该图以及下列说明，回答问题1至问题4，将解答填入答题纸的对应栏内。
〔说明〕
任务总共有五个状态：休眠状态、就绪状态、运行状态、中断服务状态和等待状态，在任何时候，一个任务只会处于其中的某一个状态。
〔问题1〕（3分）
在单个CPU的系统中,处于运行状态的任务最多有多少个?
〔问题2〕（3分）
对于运行状态、就绪状态和等待状态这间的相互转换，图中并没有画出来，请补充。用文字处理的形式来进行描述，格式形如"运行状态→中断服务状态"。
〔问题3〕6分）
从运行状态可以直接变为等待状态吗？如果不能为什么？如果能什么时候会发生这种转换？举例说明。
〔问题4〕（3分）
从就绪状态可以直接变为等待状态吗？如果不能，为什么？如果能，什么时候会发生这种转换？举例说明。
F. LCD字符,DDRAM和CGRAM的关系
首先ST7066U是矽创生产的，点阵液晶显示器控制器和驱动器（大芯片）,本身带有字库，可以LSI显示字母,数字,日语假名字符和符号.控制下,在4 - 或8位的微处理器,它可以被配置来驱动一个点阵液晶显示.由于显示RAM,字符发生器,和液晶驱动器,用于驱动一个点阵液晶显示所需的所有功能的条件,如在内部设置在一个芯片上,可以是一个最小的系统与此控制器/驱动器接口.扩展的的ST7066U字符发生器ROM产生240 5X8（5x11）点字符的字体共有240个不同的字体.是适用于任何便携式电池驱动的产品要求低功耗,低电源电压（2.7V至5.5V）ST7066U.ST7066U LCD驱动器由16个常见信号驱动器和40段信号驱动器段驱动器通过级联可以延长显示器的大小。
而CGRAM（Custom Glyph RAM），代表图像定义（自定义字形）功能，显示内存中每一点，都与显示器画面中每一个光点的内容相对应（这个在1602液晶显示器上有用到）。
DDRAM是你的内存数据，写到显存中，就会显示的显示器的屏幕上。
显存就如同一块画布，不论是文字，还是图像，不论你写什么？画什么？最后都转化为显示器屏幕显示的图像信息！你的DDRAM的内容如何写？写到显存的什么位置，就是靠编程进行控制，也就是靠你的显示驱动程序来控制。所以，就是你在表格里看的的对位关系所要表达的内容，最后的注意事项很简单，随便翻译一下即可！这一点要注意别忽略掉重点哦！
G. 如何向lcd12864DDRAM指定地址中写入数据
可以。具体我有点忘了，给你个方法把：把地址强制转换为指针，在加*取值。
应该是*((int *)0x82) = xx; 你先试一下行不行。
H. 如何安装DDRAM.dll
直接放到C:\windows\system32目录下就可以，如果需要的话，可以用regsvr32 DDRAM.dll命令注册一下，不过一般不用。
提示你，最好放之前杀一下毒、检查一下木马，省的以后造成不必要的损失。
I. 内存有哪些类型
台式机内存类型(术语解释)
指内存所采用的内存类型，不同类型的内存传输类型各有差异，在传输率、工作频率、工作方式、工作电压等方面都有不同。目前市场中主要有的内存类型有SDRAM、DDR SDRAM和RDRAM三种，其中DDR SDRAM内存占据了市场的主流，而SDRAM内存规格已不再发展，处于被淘汰的行列。RDRAM则始终未成为市场的主流，只有部分芯片组支持，而这些芯片组也逐渐退出了市场，RDRAM前景并不被看好。
SDRAM：SDRAM，即Synchronous DRAM（同步动态随机存储器），曾经是PC电脑上最为广泛应用的一种内存类型，即便在今天SDRAM仍旧还在市场占有一席之地。既然是“同步动态随机存储器”，那就代表着它的工作速度是与系统总线速度同步的。SDRAM内存又分为PC66、PC100、PC133等不同规格，而规格后面的数字就代表着该内存最大所能正常工作系统总线速度，比如PC100，那就说明此内存可以在系统总线为100MHz的电脑中同步工作。
与系统总线速度同步，也就是与系统时钟同步，这样就避免了不必要的等待周期，减少数据存储时间。同步还使存储控制器知道在哪一个时钟脉冲期由数据请求使用，因此数据可在脉冲上升期便开始传输。SDRAM采用3.3伏工作电压，168Pin的DIMM接口，带宽为64位。SDRAM不仅应用在内存上，在显存上也较为常见。
DDR SDRAM：严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR，部分初学者也常看到DDR SDRAM，就认为是SDRAM。DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。
SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR内存则是一个时钟周期内传输两次次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。
与SDRAM相比：DDR运用了更先进的同步电路，使指定地址、数据的输送和输出主要步骤既独立执行，又保持与CPU完全同步；DDR使用了DLL(Delay Locked Loop，延时锁定回路提供一个数据滤波信号)技术，当数据有效时，存储控制器可使用这个数据滤波信号来精确定位数据，每16次输出一次，并重新同步来自不同存储器模块的数据。DDL本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRA的两倍。
从外形体积上DDR与SDRAM相比差别并不大，他们具有同样的尺寸和同样的针脚距离。但DDR为184针脚，比SDRAM多出了16个针脚，主要包含了新的控制、时钟、电源和接地等信号。DDR内存采用的是支持2.5V电压的SSTL2标准，而不是SDRAM使用的3.3V电压的LVTTL标准。
DDR2的详解
RDRAM：RDRAM（Rambus DRAM）是美国的RAMBUS公司开发的一种内存。与DDR和SDRAM不同，它采用了串行的数据传输模式。在推出时，因为其彻底改变了内存的传输模式，无法保证与原有的制造工艺相兼容，而且内存厂商要生产RDRAM还必须要加纳一定专利费用，再加上其本身制造成本，就导致了RDRAM从一问世就高昂的价格让普通用户无法接收。而同时期的DDR则能以较低的价格，不错的性能，逐渐成为主流，虽然RDRAM曾受到英特尔公司的大力支持，但始终没有成为主流。
RDRAM的数据存储位宽是16位，远低于DDR和SDRAM的64位。但在频率方面则远远高于二者，可以达到400MHz乃至更高。同样也是在一个时钟周期内传输两次次数据，能够在时钟的上升期和下降期各传输一次数据，内存带宽能达到1.6Gbyte/s。
普通的DRAM行缓冲器的信息在写回存储器后便不再保留，而RDRAM则具有继续保持这一信息的特性，于是在进行存储器访问时，如行缓冲器中已经有目标数据，则可利用，因而实现了高速访问。另外其可把数据集中起来以分组的形式传送，所以只要最初用24个时钟，以后便可每1时钟读出1个字节。一次访问所能读出的数据长度可以达到256字节。
服务器内存
服务器内存也是内存(RAM)，它与普通PC（个人电脑）机内存在外观和结构上没有什么明显实质性的区别，主要是在内存上引入了一些新的特有的技术，如ECC、ChipKill、热插拔技术等，具有极高的稳定性和纠错性能。
服务器内存主要技术：
(1)ECC
在普通的内存上，常常使用一种技术，即Parity，同位检查码（Parity check codes）被广泛地使用在侦错码（error detectioncodes）上，它们增加一个检查位给每个资料的字符（或字节），并且能够侦测到一个字符中所有奇（偶）同位的错误，但Parity有一个缺点，当计算机查到某个Byte有错误时，并不能确定错误在哪一个位，也就无法修正错误。基于上述情况，产生了一种新的内存纠错技术，那就是ECC，ECC本身并不是一种内存型号，也不是一种内存专用技术，它是一种广泛应用于各种领域的计算机指令中，是一种指令纠错技术。ECC的英文全称是“ Error Checking and Correcting”，对应的中文名称就叫做“错误检查和纠正”，从这个名称我们就可以看出它的主要功能就是“发现并纠正错误”，它比奇偶校正技术更先进的方面主要在于它不仅能发现错误，而且能纠正这些错误，这些错误纠正之后计算机才能正确执行下面的任务，确保服务器的正常运行。之所以说它并不是一种内存型号，那是因为并不是一种影响内存结构和存储速度的技术，它可以应用到不同的内存类型之中，就象前讲到的“奇偶校正”内存，它也不是一种内存，最开始应用这种技术的是EDO内存，现在的SD也有应用，而ECC内存主要是从SD内存开始得到广泛应用，而新的DDR、RDRAM也有相应的应用，目前主流的ECC内存其实是一种SD内存。
(2)Chipkill
Chipkill技术是IBM公司为了解决目前服务器内存中ECC技术的不足而开发的，是一种新的ECC内存保护标准。我们知道ECC内存只能同时检测和纠正单一比特错误，但如果同时检测出两个以上比特的数据有错误，则一般无能为力。目前ECC技术之所以在服务器内存中广泛采用，一则是因为在这以前其它新的内存技术还不成熟，再则在目前的服务器中系统速度还是很高，在这种频率上一般来说同时出现多比特错误的现象很少发生，正因为这样才使得ECC技术得到了充分地认可和应用，使得ECC内存技术成为几乎所有服务器上的内存标准。
但随着基于Intel处理器架构的服务器的CPU性能在以几何级的倍数提高，而硬盘驱动器的性能同期只提高了少数的倍数，因此为了获得足够的性能，服务器需要大量的内存来临时保存CPU上需要读取的数据，这样大的数据访问量就导致单一内存芯片上每次访问时通常要提供4（32位）或8（64位）比特以上的数据，一次性读取这么多数据，出现多位数据错误的可能性会大大地提高，而ECC又不能纠正双比特以上的错误，这样就很可能造成全部比特数据的丢失，系统就很快崩溃了。IBM的Chipkill技术是利用内存的子结构方法来解决这一难题。内存子系统的设计原理是这样的，单一芯片，无论数据宽度是多少，只对于一个给定的ECC识别码，它的影响最多为一比特。举个例子来说明的就是，如果使用4比特宽的DRAM，4比特中的每一位的奇偶性将分别组成不同的ECC识别码，这个ECC识别码是用单独一个数据位来保存的，也就是说保存在不同的内存空间地址。因此，即使整个内存芯片出了故障，每个ECC识别码也将最多出现一比特坏数据，而这种情况完全可以通过ECC逻辑修复，从而保证内存子系统的容错性，保证了服务器在出现故障时，有强大的自我恢复能力。采用这种内存技术的内存可以同时检查并修复4个错误数据位，服务器的可靠性和稳定得到了更加充分的保障。
(3)Register
Register即寄存器或目录寄存器，在内存上的作用我们可以把它理解成书的目录，有了它，当内存接到读写指令时，会先检索此目录，然后再进行读写操作，这将大大提高服务器内存工作效率。带有Register的内存一定带Buffer(缓冲)，并且目前能见到的Register内存也都具有ECC功能，其主要应用在中高端服务器及图形工作站上，如IBM Netfinity 5000。
服务器内存典型类型
目前服务器常用的内存有SDRAM和DDR两种内存。