‘壹’ xilinx Ultrascale+ 编译时间
UltraScale结构的时钟资源包括全局时钟输入、字节时钟输入、时钟缓冲和布线。每一个I/O组上有4个全局时钟引脚，可以直接访问全局时钟缓冲区、MMCM和PLL。GC输入提供了高速访问全局和区域时钟资源的专用通道。
‘贰’ XILINX用在哪些领域
很多很多
举例：
航天和军用产品应用
Xilinx 推出商业、工业、军用和宇航级产品，满足航空航天和军用产品产业的需要。
音频
Xilinx FPGA 和目标设计平台可实现更高的灵活性，加快产品上市进程并降低整体非重发性设计成本 (NRE)，从而可满足各种视频和成像应用需求。
Automotive
Xilinx 汽车（XA）是一种可编程引擎，适于当今的很多信息娱乐、驾驶员辅助和驾驶员信息系统，以及未来的新一代系统。
广播
利用广播目标设计平台和高端专业广播系统解决方案快速适应日新月异的市场需求，并进一步延长产品使用寿命。
消费类电子
消费类电子市场的需求与动态不断发展变化。
高性能计算
处理技术与器件架构的改进使 Xilinx FPGA 可以在高性能计算 (HPC) 应用中用作桥接器和交换机，像加速器一样能够减轻运行在 CPU 上的软件应用的部分负载，或者像具有固定功能的硬件加速器一样，能够支持高吞吐量数据处理。
Instrial
Xilinx 面向工业、科学和医疗（ISM）的 FPGA 和目标设计平台为包括工业成像和监视、工业自动化和医学成像设备在内的大量应用实现了更高的灵活性、更快的面市时间和更低的偶生工程总成本（NRE）。
医疗
对于诊断、监控和治疗应用，Virtex FPGA 和 Spartan® FPGA 系列可以满足各种处理、显示和 I/O 接口要求。
Security
Xilinx 可提供从访问控制到监控和安全系统等各种满足安全应用发展所需的解决方案。
Video and Imaging
Xilinx FPGA 和目标设计平台可实现更高的灵活性，加快产品上市进程并降低整体非重发性设计成本 (NRE)，从而可满足各种视频和成像应用需求。
有线通信
当今网络必将不断演进，发展成为更快速、更可靠的简易技术，例如光传输网络 (OTN) 及 IP Everywhere。
无线通信
从基站到微波回程再到卫星通信，Xilinx 在全球范围内实现了更快、更经济的无线通信，使得设备制造商能够在竞争中处于领先地位。
‘叁’ xilinx vivado下microblaze里面C编程中，怎么通过串口实现PC机和FPGA中RAM数据相互读写
1. 可以在vivado中通过block diagram生成microblaze的硬件，注意Xilinx提供了一个microblaze的例子，如果有问题可以参考这个例子来实现；
2. 画好bd以后，先保存，然后verify，然后保存，然后点“生成bitstram”Vivado会自动按照综合——实现——生成bit文件的顺序执行；
如果其中出现错误，一定要仔细参考message的提示，然后从网上和Xilinx的文档中寻找解决的办法；
3. 输出到SDK的时候要特别注意，一般第一次的时候他会帮你输出.bmm文件，后面就只有.bit文件和.xml文件了；但是实际上.bmm文件对打包生成最后的download.bit文件很重要，如果.bit文件和.bmm不对应的话，你生成的download.bit文件下载到FPGA之后可能会起不来。
4. Microblaze的IC/DC总线接口去连接一块内存时，这块内存的地址必须在cache的地址范围内，比如cache范围为0x0000_0000~0x7FFF_FFFF，否则可能无法写入；
5. Microblaze的IP/DP总线接口去连接一块内存时，这块内存的地址必须在cache的地址范围外，比如cache范围为0x0000_0000~0x7FFF_FFFF，该内存地址范围为0x8000_0000~0xFFFF_FFFF，否则也可能访问不正常；
‘肆’ 关于 Xilinx 的JTAG的问题
没有做过 但是了解有：Spartan3系列的 Starter kid开发板是用68013做完jtag的，而且还有公开原理图。
ML605也是usb 的jtag xilinx网站提供有原理图。
‘伍’ 调用XILINX的IP核在Modelsim中不能进行功能仿真，为什么
因为没有编译。
找到 Simulation Library Compilation Wizard ，弄一下即可。
‘陆’ FPGA软件Xilinx ISE Design Suite 13.4不能进行仿真
跟matlab没有关系，你需要在建工程的时候选择哪个仿真工具，使用自带的ISim还是modelsim
‘柒’ Win7 64位系统安装Xilinx Platform Cable USB显示安装驱动失败，急，在线等
我遇到了同样的问题，折腾了一个多小时，终于弄好了。
我是通过驱动精灵来安装的，这要操作上比较简单，但要注意两点。
首先，当你插入仿真器时，驱动精灵会探测到Xilinx设备，并提示安装驱动。
但此时需注意第一点，这个驱动程序分为32位与64位两个版本，而驱动精灵无法区分，它会默认安装32位的。所以，等驱动精灵下载完驱动后，它自己安装时会失败。这时，你需要进入它的下载目录，运行：
MyDrivers\update\Xilinx_FPGA_install_xusb\nt64\wdreg.exe
然后，再退到Xilinx_FPGA_install_xusb目录下，运行xusb_install.bat就可以了。
接下来，大家就会遇到楼主的问题，感觉驱动明明安装了，还是连不上。
这时就需要注意第二点了。请打开驱动精灵检查一下，是不是有一个“Jungo USB/PCI设备驱动”？点击安装或升级就可以了。
把仿真器的USB线重新拔插一下，再用iMPACT试试，是不是可以了呢？
如果仍然有问题，欢迎继续探讨！
补充：ISE的版本不要太旧，我看评论中还有人问ISE8版本，这也未免太旧了吧？
‘捌’ xilinx ip核为什么加不上
问题太专业了,估计解决不了。找当地专业部门花钱解决吧老大 几年前设计专用集成电路(ASIC) 还是少数... 而不需昂贵的NRE 费。现在FPGA 的规模已达到百万门, 如XILINX-p.htm" target="_blank" title="XILINX货...
‘玖’ xilinx /FPGA/ verilog HDL不同位数的数相加，如何进行
直接在声明时候去定义signed是不是都是在书里看的这种方法啊。。个人感觉，问题可能一是由于你乘法乘的是3，FPGA怎么算啊，如果是2的幂次，它还知道只是移位就可以了，不是的话它会综合成什么？二是加法运算肯定是按最高位数进行求和的，那之前有个乘法到底按多少位你可以自己查查书了。
个人觉得加法还是在赋值的时候使用$signed去做强制有符号数加法。所以你的程序可以这样：
wire [11:0] a,b;
wire [14:0] c;
wire [12:0] temp;
assign temp = {b,1'b0};
assign c = $signed(a) + $signed(b) + $signed(temp);
试一下吧，顺便告诉我结果哈
‘拾’ xilinx fpga usb 驱动不了【急！！！！！！！！！！！！！！】
个人感觉，就是下载器的驱动没有安装好，cypress塞朴拉斯家芯片做的下载器，一般插电脑都会自动安装。同时你可以试着重新安装ISE，完全安装的话会自带下载器驱动的。实验用板一般都是jtag下载方式。还有就是验证下你接线有没有接对，接上下载器后打开实验板电源，实验板可能也需要配置下吧，别人的电脑可以你就不用管，呵呵。不需要额外的什么jtag的。balabala也不知道怎么说，加油 ~ 这种问题太泛了帮不上忙。