當前位置:首頁 » 網頁前端 » 數字前端設計工程師和驗證工程師
擴展閱讀
webinf下怎麼引入js 2023-08-31 21:54:13
堡壘機怎麼打開web 2023-08-31 21:54:11

數字前端設計工程師和驗證工程師

發布時間: 2022-11-30 02:03:56

A. IC驗證工作的前景怎麼樣

IC專業應屆畢業生,工作方向基本分為兩大類:數字方向和模擬方向(模擬方向暫不討論)。那麼作為數字電路的應屆畢業生,該怎麼去做崗位的選擇,我們從下面幾個方面來探討一下。

崗位需求數量對比

一般正規的IC公司,設計和驗證的人員分配,大概是1:3,即一個設計,三個驗證人員。

當前不管是SOC還是ASIC設計流程,因為晶元復雜度越來越高,驗證周期占整個項目周期比例越來越大,所以驗證人員配置會越來越多。
崗位職責對比

(1)設計工程師:主要根據SPEC,完成功能RTL實現,Design compiler預綜合,timing分析,並且完成模塊的單元測試驗證,保證模塊的功能正確。

(2)驗證工程師:根據設計規范,負責驗證計劃和驗證目標定義,測試平台開發(建模,斷言,回歸,覆蓋),測試用例開發和集成,檢查模塊級和晶元級的設計功能,作為前端和後端工程師的介面,優化或審查設計架構和實現。

技能要求對比

(1)設計工程師:掌握Verilog或System Verilog語言,具有邏輯設計、RTL 編碼、驗證等經驗;掌握C/C++語言,熟悉一種以上腳本

(TCL\Perl\Shell\Python)語言,具有良好的程序設計能力;具有較強的邏輯思維能力,有良好的溝通與團隊協作能力。

(2)驗證工程師:具有驗證語言的經驗(SPECMAN / E-language,System-Verilog,Vera);具有RTL編碼和模擬器的經驗(Modelsim,NC-sim);腳本語言的基本知識

(TCL\Perl\Shell\Python、C語言等),了解隨機驗證方法(VMM,OVM,UVM,eRM),有良好的溝通與團隊協作能力。

發展前景對比

兩個崗位不是競爭關系,是相輔相成的夥伴關系,且兩個崗位都有很清楚的發展路徑。

設計工程師可以向架構設計、系統設計等方向進階,驗證工程師可以向系統驗證、驗證方法學等方向進階。

應屆生入門難易程度對比

目前國內學校的微電子\集成電路設計專業,大多數畢業生的成長路線是:RTL實現-->EDA模擬-->FPGA驗證。

設計方向,很少有學校能夠提供給學生設計流片的機會(因為流片成本昂貴,且風險極大),所以設計方向的同學,對Design Compiler\Prime Time、CDC這類很重要的工具了解很少。

驗證方向,很少有專門的針對驗證的教學課程和實踐機會,缺少驗證方法學、大型驗證平台搭建的經驗。

總的來講,對應屆畢業生來講,設計方向易上手,但是進階較難;驗證方向上手較難,但是進階較易。

學校教育與企業要求

因為一顆晶元從項目立項到最終晶元量產上市,中間包括設計、驗證、封裝、測試等各個環節,每個環節對工程師的要求不盡相同,高校根本無力承擔巨大的教學成本,去教授各個環節的內容,所以目前的現狀是IC人才缺口達32萬之多,而應屆畢業生基本上不能完全匹配企業對人才的要求。

B. ic 前端 後端設計哪個比較吃香

IC前端主要是數字前端設計、軟體硬體驗證、FPGA驗證等,前端的入門門檻相對後端較低(但其實還相對其他行業是比較高的)。在北京,就我知道,前端的工程師起薪是7.5k。現在全國合格的前端工程師還是非常少的,數量缺口達到3萬。 後端主要是模擬部分以及layout,這方面需要及其豐富的經驗,相對應收入會比前端高一點,人才也是奇缺的。人才缺口相對前端就更大了。 同時還有一些IC流程工程師,也是非常吃香的。 前端需要學習的周期相對後端短,後端尤其是模擬部分,完全是靠經驗熬出來的,所以如果有毅力,在模擬的路上多走幾年,前途(錢途)也是不可限量的。我有一個同學,學模擬的,在公司屬於奇缺人才,裁員和他是絕緣體。當然本身實力也很強的, 所以樓主主要看自己吧,喜好哪個方面。IC有時候很有挑戰,有時候很枯燥。像我,debug波形多了,會惡心~~~~如果有什麼其他問題,歡迎繼續提問哈~~~ 謝謝~~~~~~~

C. 前端設計工程師是做什麼的

主要工作是把UI的設計圖按照w3c標准做成html頁面,並且用javascript腳本語言實現頁面上的前端互動。互動效果包括,彈出層,頁簽切換,圖片滾動,ajax非同步互動等。 高級前端工程師還要承擔前端優化的工作,優化的知識就會更多一些,比如文件過期Expires,緩存,非同步緩存,js和css以及圖片的壓縮等。

D. 數字IC都在幹些什麼呢

2.數字IC大概可以對應以下崗位或者工作:
(1)前端:IC設計工程師(RTL coding(常用verilog進行描述))、前端驗證工程師(Verification,一般是在UVM裡面用systemVerilog 進行驗證設計完成的功能)
(2)中端(暫且稱之為中端):DFT驗證工程師
(3)後端:物理驗證、自動布局布線、靜態時序分析等

E. 晶元版圖設計工程師怎麼樣

首先晶元設計師的工資待遇普遍是比較高的,晶元設計的細分崗位較多,有數字IC前端設計師、數字後端設計工程師、數字驗證工程師、模擬ic設計設計、模擬IC版圖設計、DFT工程師6大崗位方向,每個方向的工資待遇有略微的不同嗎,但從總體趨勢來看,晶元設計工程師的就業前景還是非常不錯的。

市場需求:今年前9月企業需求下降42%,2021年較2020年增長了109%

工資待遇:2022年較2021年下降7%。

上海晶元版圖設計工程師招聘需求量最高,佔28.6%,在全國中排名第1。其次是北京佔12.7%,深圳佔10.8%,成都佔10.1%。

F. OPPO的晶元公司哲庫做IC設計驗證的工程師加班久嗎薪資待遇怎麼樣

忙的時候基本995了,比如數字前端的,大概2-2.5萬一個月稅前,加上年終一般有50個以上。彈性工作制,加班就是忙起來的話周日也加班,閑起來的時候閑到沒事干,上班team leader帶隊吃雞。

驗證工程師就是根據晶元的需求規格(spec),採用相應的驗證語言、驗證工具、驗證方法,設計並實現驗證環境,在晶元生產之前對晶元的功能(RTL實現)進行模擬驗證,確定設計的功能是否實現了spec中描述的功能,設計的功能是否正確,是否已經完全釋放了風險。

「驗證」簡而言之就是根據晶元的需求規格對設計的晶元「找茬」。

對於晶元設計全流程不清楚的同學,可以先了解下晶元設計流程。

大家都知道晶元設計中流片是非常昂貴的,我們不能等著流片完了再發現問題,那錢就打了水漂,有一些小公司可能就是因為一次流片失敗而破產,所以我們要在流片前把各種BUG問題都排除了,這就是驗證的價值,因此驗證工程師也是IC設計企業中最多的崗位。

市場前景很大:

一般驗證和前端設計的比例是 3:1.驗證工程師也是招聘需求最大的崗位,需求量非常大。

IC驗證崗位相對於IC設計前端設計、後端設計而言,相對門檻還是低一些的,本科生經過系統的培訓和學習,也是可以找到名企工作的,對於轉行的同學來說,驗證是非常好的選擇。而且驗證工程師的薪資也是非常高的。



G. IC設計職位介紹之「數字後端設計工程師」

IC設計職位介紹之「數字後端設計工程師」

數字後端處於數字IC設計流程的後端,屬於數字IC設計類崗位的一種。在IC設計中,數字後端所佔的人數比重一直是最多的,而且隨著晶元規模不斷加大,後端工程師需要的人數將會越來越多。

一般來說,數字後端按崗位類別可以分為:邏輯綜合,布局布線physical design,靜態時序分析(STA),功耗分析Power analysis,物理驗證physical verification等崗位。人才的需求量進一步加大,這也是現階段數字後端工程師招聘量巨大的原因。

1、主要干什麼?

邏輯綜合(Synthesis)

主要負責將RTL code轉換為實際後端使用的netlist網表, 一個好的網表對布局布線的工作起到決定性作用。要盡可能做到performance, power, area的優化。尤其是現如今的一些要求高性能的設計,對綜合的要求非常高。

綜合質量很大一定程度上取決於綜合軟體的性能,業界流行的兩個綜合工具是Synopsys的Design Compiler和Cadence的Genus,熟練的掌握兩個工具的使用方法是綜合工作的一個基本條件。

布局布線(PD)

布局布線是數字後端中佔比最大的工作,主要負責netlist到GDSII的轉化過程,步驟包括Floorplan,Place,CTS,Optimize,Route,ECO等,確保自己負責的模塊滿足時序還有物理製造的要求。同時,需要協同其他工程師,及時提供他們需要的文件,比如def, spef,網表等。是數字後端中最核心的工作。

布局布線對工具的依賴程度較強,而且工具操作相對來說較為復雜。業界較為常用的是cadence的Innovus軟體和Synopsys的ICC,掌握這兩大工具的使用需要花費一定的時間。

靜態時序分析(STA)

靜態時序分析簡稱為STA,時序驗證分析是數字後端中的重要一塊內容,晶元需要滿足各種corner下面的setup,hold時序要求以及其他的transition, capacitance, noise等要求。STA需要制定整個晶元的sdc約束文件,選擇晶元需要signoff的corner以及全晶元的timing eco流程。是一份難度要求很高的工作。

靜態時序分析通常通常需要掌握Synopsys的primetime以及cadence的tempus兩大軟體的使用方法。

物理驗證(PV)

物理驗證也是tape out前的一項重要事項。如果物理驗證有錯,那晶元生產就會失敗。在布局布線工具中,軟體只能檢查到金屬層上的物理違反,而真正的物理驗證需要檢查到器件底層(base layer).因此,物理驗證需要將金屬層和底層金屬合並到一起,進行全晶元的drc檢查。同時,還需要做全晶元的LVS(版圖與原理圖一致性檢查),ERC(電氣規則檢查)。確保晶元沒有任何物理設計規則違反。

物理驗證一般在mentor公司的calibre中進行,是業界標準的物理驗證工具。

功耗分析(PA)

功耗分析也是晶元signoff的重要一大塊,隨著現在晶元的規模越來越大,功耗在晶元的中的地位也越來越高。功耗分析的兩大任務是分析IR drop(電壓降)和EM(電遷移)。及時將結果反饋給布局布線任務組,讓他們及時修改後端設計圖,解決設計中潛在的問題。

一般功耗分析使用的工具有Ansys公司的redhawk,以及cadence公司的voltus和synopsys公司的ptpx。

2、主要打交道的人

數字後端工程師通常都是以一個項目組作為一個團隊,前面說的這些任務都會分為不同的角色。通常,一個項目中會有一名頂層工程師,一名STA工程師,一名功耗分析工程師,一名物理驗證工程師以及若干名模塊工程師,這些工程師需要相互合作,共同完成全晶元的RTL到GDSII的過程,同時確保沒有時序以及物理驗證上的違例。

數字後端工程師還需要經常與前端工程師打交道,確保網表的功能正確以及sdc的正確制定,及時將後仿文件交付給前端,讓前端工程師能盡快通過模擬發現潛在的設計問題。

DFT工程師也是我們經常與要交流的,因為測試邏輯設計在現在的晶元中的比重越來越大,後端工程師需要與DFT工程師確認好測試SDC的制定,掃描鏈scan chain的物理走向等任務。

3、需要掌握的技能和條件。

數字後端主要以軟體工具為主,主要掌握以下軟體(以cadence, synopsys,mentor公司為主)

布局布線:Innovus/Encounter, ICC2/ICC

綜合:DC, Genus

物理驗證:Calibre

靜態時序分析: PrimeTime, Tempus

功耗分析: Redhawk, Voltus,PTPX

每種平台需要你掌握的技能不大一樣,通常學會每種平台下學會一種工具即可。一個初級工程師想全部掌握這些技能也很難,如果這些工具你都會使用,就變成老司機了。

由於數字後端工程師需要跑一些自動化的任務,所以掌握必要的腳本語言也是必須的,比如掌握下面知識就顯得比較重要:

Verilog

TCL

Perl

Python

所有的技術類崗位,主要看的兩點就是:專業技能(skills)和項目經驗(experience)。所以除了上面列的這些技能,你能實際做過一兩個項目,哪怕是一些小模塊的後端設計,也是很重要的,尤其是做項目過程中積攢的debug經驗。

如果你是在校學生,學校里實踐數字後端的機會較少,所以基本上你只要簡單懂一點流程以及時序方面的內容,可能就可以找到數字後端工程師的職位了。現在在校學生通過各種渠道(比如E課網),很多同學都掌握了上面的這些技能,甚至積累了一兩個項目經驗。會的人多了,招聘的要求也自然高一些了。

現階段,數字後端工程師主要還是以招聘研究生為主,本科生招的很少。不過好消息是對專業的要求並不是很苛刻,並非集成電路方向不可,只要你掌握了上面的這些技能,哪怕不相關專業,比如材料、物理、自動化、機械等專業,也是可以成功應聘。

學歷本科的同學也不要氣餒,有工作經驗的本科生,還是可以找到數字後端工程師的職位的,而且有很多成功的例子的。畢業學校一般的同學也不要氣餒,985高校畢業,肯定是有優勢的,但畢竟每年畢業生不多,在現在IC行業整體缺人的大背景下,依然會招收學校排名一般的學生的;當然前提還是一樣,有專業技能(skills)和項目經驗(experience)。

H. 如何才能做上ASIC設計工程師需要學些什麼

ASIC大體分為數字和模擬方向。如果做模擬方向,需要掌握模擬電子電路,信號與系統,半導體物理與微電子學基礎等基礎知識。如果做數字方向,則需要掌握數字電子電路,Verilog HDL或VHDL語言,超大規模集成電路基礎知識。此外,數字ASIC設計師又分為前端設計和後端設計,前端設計除了剛才說的,還需要了解數字IC的基本設計流程,綜合(Synthesis),Design For Test(DFT),靜態時序分析(STA),低功耗設計,以及主流片上數字匯流排協議(如AMBA等),如果想做前端驗證,還需要懂SystemVerilog,UVM等驗證方法學。最重要的是,學會了這些基本知識和工具只是第一步,假如要設計通信晶元,你怎麼能不動通信相關的知識呢?此外,如果要做大規模的SOC,軟體功底也是必不可少的,比如C/C++,腳本語言Perl或TCL……後端設計就更深了,布局布線,時鍾樹插入,等等。要做ASIC工程師很難吧,呵呵。不過第一步就是先把Verilog HDL或VHDL學好,這就邁進第一道門啦
P.S. 本人是專業AISC前端設計師

I. 什麼是前端工程師

前端工程師,又叫web前端開發,前端開發是從網頁製作演變而來。早期的網頁製作主要內容都是靜態的,以文字圖片為主,用戶使用網站也以瀏覽為主。隨著互聯網的發展,現代網頁更加美觀,交互效果更加顯著,功能更加強大,於是網站開發細分成了前端開發和後端開發。
前端工程師通過前端技術完成界面設計、界面展現,交互效果,頁面維護、網站優化等等。通俗點講,就是設計、製作網頁,實現網頁上各種各樣的特效和功能。