❶ 求解計算機組成原理題
首先您的題目有錯誤,應該是64K吧,這里本人暫且給你改了.
1、現有1024*1靜態RAM晶元，欲組成64K*8位存儲容量的存儲器，需多少RAM晶元？多少晶元組？多少根片內地址選擇線？多少根晶元選擇線？
要組成64K*8的存儲器應該需要64*8片1K*1bit的SRAM.
其中先8片進行位擴展,組成1K*8bit的SRAM 然後在用64片1K*8bit的SRAM組成64K*8bit的存儲器.
2、現有SRAM晶元若干，晶元的容量為512*4，欲組成16K*8的靜態存儲器，需多少晶元？
與1題原理相同,需要8*2片SRAM.
其中先用兩片512*4的SRAM位擴展組成512*8的SRAM,然後用8片512*8的SRAM組成16K*8bit的存儲晶元.
3、指出源、目的操作數的定址方式
MOV SL,100 目的 寄存器定址方式 源 立即數定址方式
MOV [SL],1000 目的 寄存器間接定址方式 源 立即數定址方式
MOV BP,[SL] 目的 寄存器定址方式 源 寄存器間接定址方式
ADD SL,[BX] 目的 寄存器定址方式 源 寄存器間接定址方式
MOV [BX+100],DI 目的 寄存器相對定址方式 源 寄存器定址方式
❷ 計算機組成原理有道題不會寫，第二道不知道咋求，不太理解概念，求教
16M*8 ÷ (1M*8) = 16片
存儲晶元1MWord，20根地址線；主存16MWord，24根地址線
網路嫌我字數不夠
❸ 設有若乾片16K×8位的SPAM晶元,如何構成256K×32的存儲器
你需要64片16kx8位的晶元，每4片拼一起組成32bit的位寬，然後這16組做統一的地址解碼，從而提供4bit的地址，加上原來14bit就可以提供18bit，256k的地址空間了。
❹ 17.用若干2K×8的RAM存儲器晶元,擴展成8K×8的存儲器,畫出擴展後的存儲囂+示+
摘要 假設現在有1K(1024個)*4位的存儲晶元(容量為4096bit)若干,要想構成一個1K*8位的存儲器，我們可以使用兩片1K*4位的存儲晶元來構成 假設現在有1K*8位的存儲晶元若干，要想構成一個2K*8位的存儲器，我們可以使用兩片1K*8位的存儲晶元來構成，
❺ 1M*8bit 和 1M*16bit 存儲晶元
這個題很難答啊 你沒說是並行還是串列,暫且當你說的是並行吧
用什麼存儲晶元是由處理器數據匯流排寬度決定的,也就是常說的8位機 16位機 32位機
像8051 8位機 只能用8BIT的 ARM 8 16 32 都能用
但是無論硬體是什麼 最終形成的內存區域都是以位元組為單位的,所以這兩種晶元一般情況下所形成的內存區域都是 0X0-0XF FFFF ,從高級語言(除了匯編)上講是沒有任何區別的
但是對於匯編可能有區別
不同的匯編指令產生不同的讀寫時序,操作不同的存儲,操作不同數據寬度的匯編指令可能不一樣
不知道你的平台是什麼,也就無法說了
❻ 用1M*8位的DRAM晶元構成4k*8位的存儲器
地址線只接前12條即可。如有幫助請採納，手機則點擊右上角的滿意，謝謝！！
❼ 有若乾片1K×8位的SRAM晶元，採用字擴展方法構成4KB存儲器，問：
(1)4KB/1KB,4片就OK
（2）1k=2^10, 所以就是10個地址位
（3）地址信號A0-A9接CPU的A0_A9;數據信號D0-D7接 CPU的D0-D7;控制信號接CPU的MERQ,R/WD對應接
（4）片選信號可通個一個2-4解碼器接到A10-A11,地址范圍就是00000-00FFF了。 答案補充 這是微機原理與介面技術這門課上必考的知識點，存儲器的擴展。 答案補充 呵呵，你可以好好下來看看書，這一部分還是相當重要的。
❽ 1M*8的存儲器需要多少根地址線，ROM容量與地址線和數據線的關系，如何判斷，順便舉個例子，謝謝各位大俠，
這個不一定啊。比如
2GB
內存，地址線也在20位以內。地址線也可以復用，不一定必須20位。如果是1MB內存，地址線可能只有16根。如果是flash，串列的話沒有地址線；並行的話不一定。
❾ 某SRAM晶元，其容量為1M*8位，除電源和接地端外，控制端有E和R/W，該晶元的管腳引出線數目是
這個題目其實就是要計算地址匯流排和數據匯流排的引腳數。
既然是8位寬頻，那數據線引腳就要8個，1M個存儲單元需要20根地址線，因為2的20次方等於1M，所以這個晶元的引腳數目至少為1+1+1+1+8+20=32（電源+地+E+R/W+數據線+地址線）
❿ 計算機組成原理計算機組成原理 存儲器 一個1K*8的存儲晶元需要多少根地址線，數據輸入線和輸出線 怎麼求
地址線：1k=2的十次方 ，所以是10根地址線
數據線：8位 ，所以是8根
輸入輸出控制線：1根輸入 1根輸出 1根片選
不過，有點晶元只有1根輸入輸出線，需要片選端