⑴ cpu與存儲器的連接圖怎麼畫
第一步：將16進制的地址碼轉換為2進制地址碼，確定其總容量
系統程序區：6000H~67FFH
6000：0110 0000 0000 0000
67FF：0110 0111 1111 1111
因為有16根地址線，所以排列為A0~A15
A15
A14
A13
A12
A11
A10
A9
A8
0 1 1 0 0 0 0 0
0 1 1 0 0 1 1 1
（後面的用不到了，做題的時候表格要體現<最好是全部都寫出>）
同理用戶程序區：6800H~6BFFH
A15
A14
A13
A12
A11
A10
A9
A8
0 1 1 0 1 0 0 0
0 1 1 0 1 0 1 1
第二步：選擇合適的晶元
RAM用來存儲當前運行的程序和數據，並可以在程序運行中反復的更改其內容，所以用戶程序一般選用RAM晶元，而ROM基本上存儲不變或基本不變的程序和數據，所以系統程序一般選用ROM晶元。
接下來就是選擇晶元大小的問題
系統程序區：A0~A10編碼從全0變為全1，一共11根地址線，也就是2k，8根數據線，系統程序區總容量2k x 8位，所以我們就選取一片2k x 8位的ROM晶元
用戶程序區：A0~A9編碼從全0變為全1，一共10根地址線，也就是1k，8根數據線，用戶程序區總容量為1k x 8位，但根據題干未給出1k x 8位的RAM晶元，此時我們需要進行位擴展（如果對於字擴展和位擴展不熟悉，就去找一下其他博客了解一下吧，或者評論我也可以），我們就選取2片1k x 4位的RAM晶元。
第三步：分配地址線畫圖
說明：
A0~A10接2k x 8位的ROM
A0~A9分別接1k x 4位的RAM
A11~A15作為片選線
38解碼器：A11、A12、A13分別連接A、B、C
G1 高電平(A14根據那個表可以看到始終為1->高電平)
G2A、G2B需要高電平工作（A15始終為高電平，但是連接的位置注意有個小圈圈哦–取反的是意思MREQ低電平有效）
輸出Y4、Y5（這個需要看連接A、B、C的A11、A12、A13的編碼，將其三位二進制轉換為十進制就是其下標）
就像這樣，當然你需要去看大量的題來看不同的38解碼器的連接情況。
⑵ 半導體存儲器有幾類，分別有什麼特點
1、隨機存儲器
對於任意一個地址，以相同速度高速地、隨機地讀出和寫入數據的存儲器（寫入速度和讀出速度可以不同）。存儲單元的內部結構一般是組成二維方矩陣形式，即一位一個地址的形式(如64k×1位)。但有時也有編排成便於多位輸出的形式（如8k×8位）。
特點：這種存儲器的特點是單元器件數量少，集成度高，應用最為廣泛（見金屬-氧化物-半導體動態隨機存儲器）。
2、只讀存儲器
用來存儲長期固定的數據或信息，如各種函數表、字元和固定程序等。其單元只有一個二極體或三極體。一般規定，當器件接通時為「1」,斷開時為「0」，反之亦可。若在設計只讀存儲器掩模版時,就將數據編寫在掩模版圖形中，光刻時便轉移到硅晶元上。
特點：其優點是適合於大量生產。但是，整機在調試階段，往往需要修改只讀存儲器的內容，比較費時、費事，很不靈活（見半導體只讀存儲器）。
3、串列存儲器
它的單元排列成一維結構，猶如磁帶。首尾部分的讀取時間相隔很長，因為要按順序通過整條磁帶。半導體串列存儲器中單元也是一維排列，數據按每列順序讀取，如移位寄存器和電荷耦合存儲器等。
特點：砷化鎵半導體存儲器如1024位靜態隨機存儲器的讀取時間已達2毫秒，預計在超高速領域將有所發展。
(2)畫出半導體存儲器晶元的結構擴展閱讀：
半導體存儲器優點
1、存儲單元陣列和主要外圍邏輯電路製作在同一個硅晶元上，輸出和輸入電平可以做到同片外的電路兼容和匹配。這可使計算機的運算和控制與存儲兩大部分之間的介面大為簡化。
2、數據的存入和讀取速度比磁性存儲器約快三個數量級,可大大提高計算機運算速度。
3、利用大容量半導體存儲器使存儲體的體積和成本大大縮小和下降。
⑶ 16k*8位SRAM晶元構成64k*16位的存儲器,要求畫出該存儲器的組成邏輯框圖
首先要滿足位寬的要求，2片16*8並行組成16*16的結構，地址線相同，數據線擴展，然後在滿足容量用4個16*16的結構構成64*16，地址線擴展，數據線相同，地址線上多數要加解碼器來片選，常見3-8解碼器138。
⑷ 半導體存儲器的結構主要包含哪三個部分 求解 急、、、、、、、、
存儲單元 、驅動電路和讀寫電路
⑸ 半導體存儲器的結構主要包含3個部分
半導體存儲器的結構主要包含存儲單元 、驅動電路和讀寫電路3個部分。。。
⑹ 用32K×8位DRAM晶元擴展128K×16位的存儲器。要求畫出該存儲器的組成邏輯框圖
2K*8的晶元所以地址線為15條，即A0~A14，數據線為8，將32K*8晶元組成128K*16的只讀器，所以首先位擴展將數據線8擴展到16，即D0~D15，然後字擴展32K是15條地址線，128是17條地址線，所以要用2/4解碼器將地址線15擴展到17，需要用到的晶元是(128/32)*(16/8)=8，連接如圖所示！紅色為A0~A14的地址匯流排。
PS：地址線的計算：32K=1K*32 1K=2^10 32=2^5，所以32K=2^10*2^5=2^15,所以等於15條地址線，
⑺ 畫出該存儲器的組成邏輯框圖
按大小來看，一共需要16塊DRAM晶元，將每四塊分為一組，形成32位的數據寬度，根據該儲存容量大小一共需要16位地址線（可以根據儲存容量除以數據寬度來確定）。將地址線的低14位作為全部DRAM晶元的地址，然後將高2位作為組片選信號，即選擇各組輸出的32位數據。
⑻ 半導體存儲器的結構主要包含三個部分，分別是什麼
不知道啊
⑼ 存儲晶元的組成
存儲體由哪些組成
存儲體由許多的存儲單元組成，每個存儲單元裡面又包含若干個存儲元件，每個存儲元件可以存儲一位二進制數0/1。
存儲單元：
存儲單元表示存儲二進制代碼的容器，一個存儲單元可以存儲一連串的二進制代碼，這串二進制代碼被稱為一個存儲字，代碼的位數為存儲字長。
在存儲體中，存儲單元是有編號的，這些編號稱為存儲單元的地址號。而存儲單元地址的分配有兩種方式，分別是大端、大尾方式、小端、小尾方式。
存儲單元是按地址尋訪的，這些地址同樣都是二進制的形式。
MAR
MAR叫做存儲地址寄存器，保存的是存儲單元的地址，其位數反映了存儲單元的個數。
用個例子來說明下：
比如有32個存儲單元，而存儲單元的地址是用二進制來表示的，那麼5位二進制數就可以32個存儲單元。那麼，MAR的位數就是5位。
在實際運用中，我們 知道了MAR的位數，存儲單元的個數也可以知道了。
MDR
MDR表示存儲數據寄存器，其位數反映存儲字長。
MDR存放的是從存儲元件讀出，或者要寫入某存儲元件的數據（二進制數）。
如果MDR=16,，每個存儲單元進行訪問的時候，數據是16位，那麼存儲字長就是16位。
主存儲器和CPU的工作原理
在現代計算中，要想完成一個完整的讀取操作，CPU中的控制器要給主存發送一系列的控制信號（讀寫命令、地址解碼或者發送驅動信號等等）。
說明：
1.主存由半導體元件和電容器件組成。
2.驅動器、解碼器、讀寫電路均位於主存儲晶元中。
3.MAR、MDR位於CPU的內部晶元中
4.存儲晶元和CPU晶元通過系統匯流排（數據匯流排、系統匯流排）連接。
⑽ 用16k*8位的SRAM晶元構成64k*16位的存儲器，試畫出該存儲器的組成邏輯框圖
共八個SRAM,每四片串聯（地址線並聯,數據線連一起），得到兩組64K*8的存儲組，然後將兩組並聯(地址線連一起，數據線並聯)即64K*16BIT，地址分配可分為8個塊區，高低位元組分別解碼選擇，然後進行四個16K的定址，訪問具體數據的映射地址。
首先要滿足位寬的要求，2片16*8並行組成16*16的結構，地址線相同，數據線擴展，然後在滿足容量用4個16*16的結構構成64*16，地址線擴展，數據線相同，地址線上多數要加內解碼器容來片選，常見3-8解碼器138。
(10)畫出半導體存儲器晶元的結構擴展閱讀：
存儲器是用來存儲程序和各種數據信息的記憶部件。存儲器可分為主存儲器(簡稱主存或內存)和輔助存儲器(簡稱輔存或外存)兩大類。和CPU直接交換信息的是主存。
主存的工作方式是按存儲單元的地址存放或讀取各類信息，統稱訪問存儲器。主存中匯集存儲單元的載體稱為存儲體，存儲體中每個單元能夠存放一串二進制碼表示的信息，該信息的總位數稱為一個存儲單元的字長。存儲單元的地址與存儲在其中的信息是一一對應的，單元地址只有一個，固定不變，而存儲在其中的信息是可以更換的。