A. 儲存器的工藝特徵
隨機存儲器對於任意一個地址，以相同速度高速地、隨機地讀出和寫入數據的存儲器(寫入速度和讀出速度可以不同)。存儲單元的內部結構一般是組成二維方矩陣形式，即一位一個地址的形式(如64k×1位)。但有時也有編排成便於多位輸出的形式(如8k×8位)。存儲器技術特點分析，這種存儲器的特點是單元器件數量少，集成度高，應用最為廣泛(見金屬-氧化物-半導體動態隨機存儲器)。
只讀存儲器用來存儲長期固定的數據或信息，如各種函數表、字元和固定程序等。其單元只有一個二極體或三極體。一般規定，當器件接通時為「1」,斷開時為「0」，反之亦可。若在設計只讀存儲器掩模版時,就將數據編寫在掩模版圖形中，光刻時便轉移到硅晶元上。存儲器技術特點分析，其優點是適合於大量生產。但是，整機在調試階段，往往需要修改只讀存儲器的內容，比較費時、費事，很不靈活(見半導體只讀存儲器)。
串列存儲器的單元排列成一維結構，猶如磁帶。首尾部分的讀取時間相隔很長，因為要按順序通過整條磁帶。半導體串列存儲器中單元也是一維排列，數據按每列順序讀取，如移位寄存器和電荷耦合存儲器等。存儲器技術特點分析，砷化鎵半導體存儲器如1024位靜態隨機存儲器的讀取時間已達2毫秒，預計在超高速領域將有所發展。
B. 存儲器的基本結構原理
存儲器單元實際上是時序邏輯電路的一種。按存儲器的使用類型可分為只讀存儲器(ROM)和隨機存取存儲器(RAM)，兩者的功能有較大的區別，因此在描述上也有所不同
存儲器是許多存儲單元的集合，按單元號順序排列。每個單元由若干三進制位構成，以表示存儲單元中存放的數值，這種結構和數組的結構非常相似，故在VHDL語言中，通常由數組描述存儲器
結構
存儲器結構在MCS - 51系列單片機中，程序存儲器和數據存儲器互相獨立，物理結構也不相同。程序存儲器為只讀存儲器，數據存儲器為隨機存取存儲器。從物理地址空間看，共有4個存儲地址空間，即片內程序存儲器、片外程序存儲器、片內數據存儲器和片外數據存儲器，I/O介面與外部數據存儲器統一編址
存儲器是用來存儲程序和各種數據信息的記憶部件。存儲器可分為主存儲器(簡稱主存或內存)和輔助存儲器(簡稱輔存或外存)兩大類。和CPU直接交換信息的是主存。
主存的工作方式是按存儲單元的地址存放或讀取各類信息，統稱訪問存儲器。主存中匯集存儲單元的載體稱為存儲體，存儲體中每個單元能夠存放一串二進制碼表示的信息，該信息的總位數稱為一個存儲單元的字長。存儲單元的地址與存儲在其中的信息是一一對應的，單元地址只有一個，固定不變，而存儲在其中的信息是可以更換的。
指示每個單元的二進制編碼稱為地址碼。尋找某個單元時，先要給出它的地址碼。暫存這個地址碼的寄存器叫存儲器地址寄存器(MAR)。為可存放從主存的存儲單元內取出的信息或准備存入某存儲單元的信息，還要設置一個存儲器數據寄存器(MDR)
C. 內存儲器的發展歷程
對於用過386機器的人來說，30pin的內存，我想在很多人的腦海里，一定或多或少的還留有一絲印象，這一次我們特意收集的7根30pin的內存條，並拍成圖片，怎麼樣看了以後，是不是有一種久違的感覺呀！
30pin 反面 30pin 正面
下面是一些常見內存參數的介紹：
bit 比特，內存中最小單位，也叫「位」。它只有兩個狀態分別以0和1表示
byte位元組，8個連續的比特叫做一個位元組。
ns（nanosecond）
納秒，是一秒的10億分之一。內存讀寫速度的單位，其前面數字越小表示速度越快。
72pin正面 72pin反面
72pin的內存，可以說是計算機發展史的一個經典，也正因為它的廉價，以及速度上大幅度的提升，為電腦的普及，提供了堅實的基礎。由於用的人比較多，目前在市場上還可以買得到。
SIMM（Single In-line Memory Moles）
單邊接觸內存模組。是5X86及其較早的PC中常採用的內存介面方式。在486以前，多採用30針的SIMM介面，而在Pentuim中更多的是72針的SIMM介面，或者與DIMM介面類型並存。人們通常把72線的SIMM類型內存模組直接稱為72線內存。
ECC（Error Checking and Correcting）
錯誤檢查和糾正。與奇偶校驗類似，它不但能檢測到錯誤的地方，還可以糾正絕大多數錯誤。它也是在原來的數據位上外加位來實現的，這些額外的位是用來重建錯誤數據的。只有經過內存的糾錯後，計算機操作指令才可以繼續執行。當然在糾錯是系統的性能有著明顯的降低。
EDO DRAM（Extended Data Output RAM）
擴展數據輸出內存。是Micron公司的專利技術。有72線和168線之分、5V電壓、帶寬32bit、基本速度40ns以上。傳統的DRAM和FPM DRAM在存取每一bit數據時必須輸出行地址和列地址並使其穩定一段時間後，然後才能讀寫有效的數據，而下一個bit的地址必須等待這次讀寫操作完成才能輸出。EDO DRAM不必等待資料的讀寫操作是否完成，只要規定的有效時間一到就可以准備輸出下一個地址，由此縮短了存取時間，效率比FPM DRAM高20%—30%。具有較高的性/價比，因為它的存取速度比FPM DRAM快15%，而價格才高出5%。因此，成為中、低檔Pentium級別主板的標准內存。
DIMM（Dual In-line Memory Moles）
雙邊接觸內存模組。也就是說這種類型介面內存的插板兩邊都有數據介面觸片，這種介面模式的內存廣泛應用於現在的計算機中，通常為84針，由於是雙邊的，所以共有84×2=168線接觸，所以人們常把這種內存稱為168線內存。
PC133
SDRAM（Synchronous Burst RAM）
同步突發內存。是168線、3.3V電壓、帶寬64bit、速度可達6ns。是雙存儲體結構，也就是有兩個儲存陣列，一個被CPU讀取數據的時候，另一個已經做好被讀取數據的准備，兩者相互自動切換，使得存取效率成倍提高。並且將RAM與CPU以相同時鍾頻率控制，使RAM與CPU外頻同步，取消等待時間，所以其傳輸速率比EDO DRAM快了13%。SDRAM採用了多體（Bank）存儲器結構和突發模式，能傳輸一整數據而不是一段數據。
SDRAM ECC 伺服器專用內存
RDRAM（Rambus DRAM）
是美國RAMBUS公司在RAMBUSCHANNEL技術基礎上研製的一種存儲器。用於數據存儲的字長為16位，傳輸率極速指標有望達到600MHz。以管道存儲結構支持交叉存取同時執行四條指令，單從封裝形式上看，與DRAM沒有什麼不同，但在發熱量方面與100MHz的SDRAM大致相當。因為它的圖形加速性能是EDO DRAM的3-10倍，所以目前主要應用於高檔顯卡上做顯示內存。
Direct RDRAM
是RDRAM的擴展，它使用了同樣的RSL，但介面寬度達到16位，頻率達到800MHz，效率更高。單個傳輸率可達到1.6GB/s，兩個的傳輸率可達到3.2GB/s。
點評：
30pin和72pin的內存，早已退出市場，現在市場上主流的內存，是SDRAM，而SDRAM的價格越降越底，對於商家和廠家而言，利潤空間已縮到了極限，賠錢的買賣，有誰願意去做了？再者也沒有必要，畢竟廠家或商家們總是在朝著向「錢」的方向發展。
隨著 INTEL和 AMD兩大公司 CPU生產飛速發展，以及各大板卡廠家的支持，RAMBUS 和 DDRAM 也得到了更快的發展和普及，究竟哪一款會成為主流，哪一款更適合用戶，市場終究會證明這一切的。
機存取存儲器是電腦的記憶部件，也被認為是反映集成電路工藝水平的部件。各種存儲器中以動態存儲器（DRAM）的存儲容量為最大，使用最為普及，幾十年間它的存儲量擴大了幾千倍，存取數據的速度提高40多倍。存儲器的集成度的提高是靠不斷縮小器件尺寸達到的。尺寸的縮小，對集成電路的設計和製造技術提出了極為苛刻的要求，可以說是只有一代新工藝的突破，才有一代集成電路。
動態讀寫存儲器DRAM（Dynamic Random Access MeMory）是利用MOS存儲單元分布電容上的電荷來存儲數據位，由於電容電荷會泄漏，為了保持信息不丟失，DRAM需要不斷周期性地對其刷新。由於這種結構的存儲單元所需要的MOS管較少，因此DRAM的集成度高、功耗也小，同時每位的價格最低。DRAM一般都用於大容量系統中。DRAM的發展方向有兩個，一是高集成度、大容量、低成本，二是高速度、專用化。
從1970年Intel公司推出第一塊1K DRAM晶元後，其存儲容量基本上是按每三年翻兩番的速度發展。1995年12月韓國三星公司率先宣布利用0.16μm工藝研製成功集成度達10億以上的1000M位的高速（3lns）同步DRAM。這個領域的競爭非常激烈，為了解決巨額投資和共擔市場風險問題，世界范圍內的各大半導體廠商紛紛聯合，已形成若干合作開發的集團格局。
1996年市場上主推的是4M位和16M位DRAM晶元，1997年以16M位為主，1998年64M位大量上市。64M DRAM的市場佔有率達52%；16M DRAM的市場佔有率為45%。1999年64M DRAM市場佔有率已提高到78%，16M DRAM佔1%。128M DRAM已經普及，明年將出現256M DRAM。
高性能RISC微處理器的時鍾已達到100MHz～700MHz，這種情況下，處理器對存儲器的帶寬要求越來越高。為了適應高速CPU構成高性能系統的需要，DRAM技術在不斷發展。在市場需求的驅動下，出現了一系列新型結構的高速DRAM。例如EDRAM、CDRAM、SDRAM、RDRAM、SLDRAM、DDR DRAM、DRDRAM等。為了提高動態讀寫存儲器訪問速度而採用不同技術實現的DRAM有：
（1） 快速頁面方式FPM DRAM
快速頁面方式FPM（Fast Page Mode）DRAM已經成為一種標准形式。一般DRAM存儲單元的讀寫是先選擇行地址，再選擇列地址，事實上，在大多數情況下，下一個所需要的數據在當前所讀取數據的下一個單元，即其地址是在同一行的下一列，FPM DRAM可以通過保持同一個行地址來選擇不同的列地址實現存儲器的連續訪問。減少了建立行地址的延時時間從而提高連續數據訪問的速度。但是當時鍾頻率高於33MHz時，由於沒有足夠的充電保持時間，將會使讀出的數據不可靠。
（2） 擴展數據輸出動態讀寫存儲器EDO DRAM
在FPM技術的基礎上發展起來的擴展數據輸出動態讀寫存儲器EDODRAM（Extended Data Out DRAM），是在RAM的輸出端加一組鎖存器構成二級內存輸出緩沖單元，用以存儲數據並一直保持到數據被可靠地讀取時為止，這樣就擴展了數據輸出的有效時間。EDODRAM可以在50MHz時鍾下穩定地工作。
由於只要在原DRAM的基礎上集成成本提高並不多的EDO邏輯電路，就可以比較有效地提高動態讀寫存儲器的性能，所以在此之前，EDO DRAM曾成為動態讀寫存儲器設計的主流技術和基本形式。
（3） 突發方式EDO DRAM
在EDO DRAM存儲器的基礎上，又發展了一種可以提供更高有效帶寬的動態讀寫存儲器突發方式EDO DRAM（Burst EDO DRAM）。這種存儲器可以對可能所需的4個數據地址進行預測並自動地預先形成，它把可以穩定工作的頻率提高到66MHz。
（4） 同步動態讀寫存儲器SDRAM
SDRAM（Synchronous DRAM）是通過同步時鍾對控制介面的操作和安排片內隔行突發方式地址發生器來提高存儲器的性能。它僅需要一個首地址就可以對一個存儲塊進行訪問。所有的輸入采樣如輸出有效都在同一個系統時鍾的上升沿。所使用的與CPU同步的時鍾頻率可以高達66MHz～100MHz。它比一般DRAM增加一個可編程方式寄存器。採用SDRAM可大大改善內存條的速度和性能，系統設計者可根據處理器要求，靈活地採用交錯或順序脈沖。
Infineon Technologies(原Siemens半導體)今年已批量供應256Mit SDRAM。其SDRAM用0.2μm技術生產，在100MHz的時鍾頻率下輸出時間為10ns。
（5） 帶有高速緩存的動態讀寫存儲器CDRAM
CDRAM（Cached DRAM）是日本三菱電氣公司開發的專有技術，1992年推出樣品，是通過在DRAM晶元，集成一定數量的高速SRAM作為高速緩沖存儲器Cache和同步控制介面，來提高存儲器的性能。這種晶元用單一+3.3V電源，低壓TTL輸入輸出電平。目前三菱公司可以提供的CDRAM為4Mb和16Mb，其片內Cache為16KB，與128位內部匯流排配合工作，可以實現100MHz的數據訪問。流水線式存取時間為7ns。
（6） 增強型動態讀寫存儲器EDRAM（Enhanced DRAM）
由Ramtron跨國公司推出的帶有高速緩沖存儲器的DRAM產品稱作增強型動態讀寫存儲器EDRAM（Enhanced DRAM），它採用非同步操作方式，單一+5V工作電源，CMOS或TTL輸入輸出電平。由於採用一種改進的DRAM 0.76μm CMOS工藝和可以減小寄生電容和提高晶體管增益的結構技術，其性能大大提高，行訪問時間為35ns，讀/寫訪問時間可以提高到65ns，頁面寫入周期時間為15ns。EDRAM還在片內DRAM存儲矩陣的列解碼器上集成了2K位15ns的靜態RAM高速緩沖存儲器Cache，和後寫寄存器以及另外的控制線，並允許SRAM Cache和DRAM獨立操作。每次可以對一行數據進行高速緩沖。它可以象標準的DRAM對任一個存儲單元用頁面或靜態列訪問模式進行操作，訪問時間只有15ns。當Cache未命中時，EDRAM就把新的一行載入到Cache中，並把選擇的存儲單元數據輸出，這需要花35ns。這種存儲器的突發數據率可以達到267Mbytes/s。
（7） RDRAM（Rambus DRAM）
Rambus DRAM是Rambus公司利用本身研製的一種獨特的介面技術代替頁面方式結構的一種新型動態讀寫存儲器。這種介面在處理機與DRAM之間使用了一種特殊的9位低壓負載發送線，用250MHz同步時鍾工作，位元組寬度地址與數據復用的串列匯流排介面。這種介面又稱作Rambus通道，這種通道嵌入到DRAM中就構成Rambus DRAM，它還可以嵌入到用戶定製的邏輯晶元或微處理機中。它通過使用250MHz時鍾的兩個邊沿可以使突發數據傳輸率達到500MHz。在採用Rambus通道的系統中每個晶元內部都有它自己的控制器，用來處理地址解碼和面頁高速緩存管理。由此一片存儲器子系統的容量可達512K位元組，並含有一個匯流排控制器。不同容量的存儲器有相同的引腳並連接在同一組匯流排上。Rambus公司開發了這種新型結構的DRAM，但是它本身並不生產，而是通過發放許可證的方式轉讓它的技術，已經得到生產許可的半導體公司有NEC、Fujitsu、Toshiba、Hitachi和LG等。
被業界看好的下一代新型DRAM有三種：雙數據傳輸率同步動態讀寫存儲器（DDR SDRAM）、同步鏈動態讀寫存儲器（SLDRAM）和Rambus介面DRAM（RDRAM）。
（1） DDR DRAM（Double Data Rate DRAM）
在同步動態讀寫存儲器SDRAM的基礎上，採用延時鎖定環（Delay-locked Loop）技術提供數據選通信號對數據進行精確定位，在時鍾脈沖的上升沿和下降沿都可傳輸數據（而不是第一代SDRAM僅在時鍾脈沖的下降沿傳輸數據），這樣就在不提高時鍾頻率的情況下，使數據傳輸率提高一倍，故稱作雙數據傳輸率（DDR）DRAM，它實際上是第二代SDRAM。由於DDR DRAM需要新的高速時鍾同步電路和符合JEDEC標準的存儲器模塊，所以主板和晶元組的成本較高，一般只能用於高檔伺服器和工作站上，其價格在中低檔PC機上可能難以接受。
（2） SLDRAM（Synchnonous Link DRAM）
這是由IBM、HP、Apple、NEC、Fujitsu、Hyundai、Micron、TI、Toshiba、Sansung和Siemens等業界大公司聯合制定的一個開放性標准，委託Mosaid Technologies公司設計，所以SLDRAM是一種原本最有希望成為高速DRAM開放性工業標準的動態讀寫存儲器。它是一種在原DDR DRAM基礎上發展的一種高速動態讀寫存儲器。它具有與DRDRAM相同的高數據傳輸率，但是它比其工作頻率要低；另外生產這種存儲器不需要支付專利使用費，使得製造成本較低，所以這種存儲器應該具有市場競爭優勢。但是由於SLDRAM聯盟是一個鬆散的聯合體，眾多成員之間難以協調一致，在研究經費投入上不能達成一致意見，加上Intel公司不支持這種標准，所以這種動態存儲器反而難以形成氣候，敵不過Intel公司鼎立支持的Rambus公司的DRDRAM。SLDRAM可用於通信和消費類電子產品，高檔PC和伺服器。
（3） DRDRAM（Direct Rambus DRAM）
從1996年開始，Rambus公司就在Intel公司的支持下制定新一代RDRAM標准，這就是DRDRAM（Direct RDRAM）。這是一種基於協議的DRAM，與傳統DRAM不同的是其引腳定義會隨命令而變，同一組引腳線可以被定義成地址，也可以被定義成控制線。其引腳數僅為正常DRAM的三分之一。當需要擴展晶元容量時，只需要改變命令，不需要增加硬體引腳。這種晶元可以支持400MHz外頻，再利用上升沿和下降沿兩次傳輸數據，可以使數據傳輸率達到800MHz。同時通過把數據輸出通道從8位擴展成16位，這樣在100MHz時就可以使最大數據輸出率達1.6Gb/s。東芝公司在購買了Rambus公司的高速傳輸介面技術專利後，於1998年9月首先推出72Mb的RDRAM，其中64Mb是數據存儲器，另外8Mb用於糾錯校驗，由此大大提高了數據讀寫可靠性。
Intel公司辦排眾議，堅定地推舉DRDRAM作為下一代高速內存的標准，目前在Intel公司對Micro、Toshiba和Samsung等公司組建DRDRAM的生產線和測試線投入資金。其他眾多廠商也在努力與其抗爭，最近AMD宣布至少今年推出的K7微處理器都不打算採用Rambus DRAM；據說IBM正在考慮放棄對Rambus的支持。當前市場上同樣是64Mb的DRAM，RDRAM就要比其他標準的貴45美元。
由此可見存儲器的發展動向是：大容量化，高速化， 多品種、多功能化，低電壓、低功耗化。
存儲器的工藝發展中有以下趨勢：CHMOS工藝代替NMOS工藝以降低功耗；縮小器件尺寸，外圍電路仍採用ECL結構以提高存取速度同時提高集成度；存儲電容從平面HI-C改為深溝式，保證尺寸減少後的電荷存儲量，以提高可靠性；電路設計中簡化外圍電路結構，注意降低雜訊，運用冗餘技術以提高質量和成品率；工藝中採用了多種新技術；使DRAM的存儲容量穩步上升，為今後繼續開發大容量的新電路奠定基礎。
從電子計算機中的處理器和存儲器可以看出ULSI前進的步伐和幾十年間的巨大變化。
D. 內存卡內存條的製作原理
拿內存條來說吧
內存條上有幾個黑色的方塊，那些就是存儲顆粒，每個存儲顆粒都有一定容量，一條內存總容量就是上面所有存儲顆粒的容量之和。
分兩方面來說，一方面，如果每個存儲顆粒容量相同，存儲顆粒多的容量就更大，比如有的內存只有一面有存儲顆粒，有的內存兩面都有。另一方面，隨著工藝進步，晶體管的體積越來越小，那麼同樣體積的存儲顆粒就可以容納更多的晶體管，也即容量越大，這樣相同數量的存儲顆粒就可以有更大當然容量了。
存儲卡也類似
平常看到的如標准SD卡，它們體積都一樣，但容量不一樣，其實在同樣的工藝下，要增大容量，晶體管數量就要增多，體積也一定會增大。但為了讓不同容量的SD卡能被同樣的設備使用，它們就被加上了外殼，外殼使得它們看起來都是一樣大的。
當然也可以用更先進的工藝，在相同體積的存儲顆粒上製作更大的容量。
像64M和1G的存儲卡這么大的容量跨度，往往上面說的兩個原因都有，用更先進的工藝製作的1G的存儲顆粒也許比用老舊的工藝製作的64M的存儲顆粒體積還小。
E. 各位前輩，請教一下哈：請問計算機的內存條是如何製作或生產出來的哇....^_^...
在計算機的組成結構中，有一個很重要的部分，就是存儲器。存儲器是用來存儲程序和數據的部件，對於計算機來說，有了存儲器，才有記憶功能，才能保證正常工作。存儲器的種類很多，按其用途可分為主存儲器和輔助存儲器，主存儲器又稱內存儲器（簡稱內存），輔助存儲器又稱外存儲器（簡稱外存）。外存通常是磁性介質或光碟，像硬碟，軟盤，磁帶，CD等，能長期保存信息，並且不依賴於電來保存信息，但是由機械部件帶動，速度與CPU相比就顯得慢的多。內存指的就是主板上的存儲部件，是CPU直接與之溝通，並用其存儲數據的部件，存放當前正在使用的（即執行中）的數據和程序，它的物理實質就是一組或多組具備數據輸入輸出和數據存儲功能的集成電路，內存只用於暫時存放程序和數據，一旦關閉電源或發生斷電，其中的程序和數據就會丟失。
從一有計算機開始，就有內存。內存發展到今天也經歷了很多次的技術改進，從最早的DRAM一直到FPMDRAM、EDODRAM、SDRAM等，內存的速度一直在提高且容量也在不斷的增加。今天，伺服器主要使用的是什麼樣的內存呢？目前，IA架構的伺服器普遍使用的是REGISTERED
快速周期隨機存取存儲器
ECCSDRAM。
既然內存是用來存放當前正在使用的（即執行中）的數據和程序，那麼它是怎麼工作的呢？我們平常所提到的計算機的內存指的是動態內存（即DRAM），動態內存中所謂的「動態」，指的是當我們將數據寫入DRAM後，經過一段時間，數據會丟失，因此需要一個額外設電路進行內存刷新操作。具體的工作過程是這樣的：一個DRAM的存儲單元存儲的是0還是1取決於電容是否有電荷，有電荷代表1，無電荷代表0。但時間一長，代表1的電容會放電，代表0的電容會吸收電荷，這就是數據丟失的原因；刷新操作定期對電容進行檢查，若電量大於滿電量的1/2，則認為其代表1，並把電容充滿電；若電量小於1/2，則認為其代表0，並把電容放電，藉此來保持數據的連續性。
F. 當前計算機內存儲器使用的是什麼材料
晶圓
由於是晶體材料，其形狀為圓形，所以稱為晶圓。襯底材料有硅、鍺、GaAs、InP、GaN等。由於硅最為常用，如果沒有特別指明晶體材料，通常指硅晶圓。
在硅晶片上可加工製作成各種電路元件結構，而成為有特定電性功能的集成電路產品。晶圓的原始材料是硅，而地殼表面有用之不竭的二氧化硅。
(6)內存儲器的製作工藝擴展閱讀
經常會看到有些以尺寸表示的晶圓廠，如12英寸晶圓廠，8英寸晶圓廠。12英寸指的是晶圓的直徑，差不多相當於300mm，晶圓尺寸越大，製造難度越高，切割的出來的晶元也會更多。隨著晶元尺寸越來越小，一塊晶圓上可以切割出數千個晶元。
12英寸目前是市場的主流，將近七成的晶圓產能為12英寸，8英寸的產能逐漸減少。接下來就是包括光刻，製作晶體管，晶圓切割，測試，封裝等一系列復雜工序，最後得到晶元成品。
G. 內存是怎麼製作的
1. 內存的工作原理
顯然，內存指的是PC中常見的內存條，這一類內存屬於動態隨機訪問存儲器 DRAM (Dynamic Random Access Memory), 它的基本存儲單元非常簡單易懂，由一個N型場效應晶體管(NMOS FET)和一個電容組成。在這里可以把晶體管看成一個理想的開關。 當NMOS晶體管打開時，檢測電容放電造成的電壓改變就是讀取0/1的過程，向電容注入不同電荷就是寫入過程；NMOS晶體管關閉時，電荷保存在電容上，處於存儲狀態。
DRAM的優勢在於其結構簡單，面積小，所以在同樣面積內可以塞入更多存儲單元，存儲密度高，現在內存條的容量都頂得上多年前的硬碟了。大家可以自己算算一根2Gb的內存裡面有多少這樣的單元。 缺點則是：
1. 每次讀取都是破壞性的，電容放電後電荷就尼瑪沒有了啊，所以還要重新寫入一遍啊！！！
2. 電容還尼瑪會漏電啊，一般寫入後幾十個微秒之後就漏得沒法檢測了（現在的電容一般是25pF），整個陣列都要不停的刷新，就是把已經存儲的內容讀一次再寫進去，期間什麼都不能做啊！！！
3. 電容太小導致很多問題，比如速度不能太快啊，會被宇宙粒子打到然後就尼瑪中和了啊 （ Soft error ） ！！！！
4. 沒有電的時候存儲的內容就丟掉了，這直接導致大量停電導致的文檔丟失等杯具。。。。。
（使得存儲器能夠在無電時保留信息，台灣人施敏大師和一個韓國人發明了快閃記憶體Flash memory。半導體業已經貢獻過兩個諾貝爾物理學獎：晶體管和集成電路，施敏怕是這個行業中僅存的還有機會拿獎的人，他的合作者早早掛了甚至連專利費都沒拿多少。）
2. 如何用半導體工藝製作以上的電路？
DRAM製造工藝是通用的集成電路製作工藝的子集，這個問題就可以轉化為「集成電路是如何製造的？」而這個問題就比較復雜了，我爭取用「蓋樓」這個大家都能理解的例子講清楚。
集成電路從其橫切面來看，是分層的，基本使用同種材料實現類似功能，層與層之間通過通孔（via）做電學連接。
這一結構其實很像一座樓房，晶元製造的過程也有點像蓋樓的過程，非常簡化的步驟如下：
1. 設計圖，也就是晶元的版圖（layout）；版圖是一幅分層的俯視圖，包含了每一層的物理形狀信息和層與層間的位置連接關系。版圖被轉化成掩模（mask），每張掩模則是某一層的俯視圖，一顆晶元往往有幾十張掩模。晶元的每層是被同時製作的，就像蓋樓是必須3樓蓋好才能蓋4樓。（本來想放一些自己手頭上的版圖和掩模給大家看看，涉及版權等問題，有興趣的同學自己搜吧）
2. 平整土地。這個沒什麼說的，絕大部分晶元都是從平整的芯圓（wafer）開始的，要對芯圓進行清洗啊什麼的
3. 地基和底層。這是在製造過程中最關鍵最復雜的一步，因為所有重要的有源器件（active device）如晶體管都是在電路的最底層。 首先要劃線（光照Photolithography）界定哪裡要挖掉哪裡要保留，然後挖坑（ecthing刻蝕），在需要的地方做固化（離子注入Ion Implantation），蓋牆鋪管道什麼的（化學沉積和物理沉積CVD&PVD）等等。具體步驟十分復雜，往往需要十幾張掩模才能完成，不過大家可以自行腦補一座大樓怎麼從地上長出來的。
4. 高層。較高的層就相對簡單了，還是劃線決定（光照Photolithography）哪裡要做牆或柱子，哪裡是空間，再沉積金屬把這些東西長出來。這些層次基本都是銅或鋁金屬連接，少有復雜器件。
5. 封頂。做一層金屬化合物固化保護，當然要把連接點（PAD）露出來。
6. 清洗，切割。 這一步蓋樓是沒有的。。。。一塊300毫米直徑的晶圓上可能有成百上千塊晶元，像切蛋糕一樣切下來。
7. 封裝。 有點像外立面裝修，然後給整座樓通水通電通氣。一塊小小的硅晶元就變成了我們經常看到的樣子，需要的信號和電源被連接到一個個焊球或針腳上。封裝是一門很大的學問，對晶元的電氣性能影響巨大。
H. 存儲器的原理是什麼
存儲器講述工作原理及作用
介紹
存儲器(Memory)是現代信息技術中用於保存信息的記憶設備。其概念很廣，有很多層次，在數字系統中，只要能保存二進制數據的都可以是存儲器;在集成電路中，一個沒有實物形式的具有存儲功能的電路也叫存儲器，如RAM、FIFO等;在系統中，具有實物形式的存儲設備也叫存儲器，如內存條、TF卡等。計算機中全部信息，包括輸入的原始數據、計算機程序、中間運行結果和最終運行結果都保存在存儲器中。它根據控制器指定的位置存入和取出信息。有了存儲器，計算機才有記憶功能，才能保證正常工作。計算機中的存儲器按用途存儲器可分為主存儲器(內存)和輔助存儲器(外存),也有分為外部存儲器和內部存儲器的分類方法。外存通常是磁性介質或光碟等，能長期保存信息。內存指主板上的存儲部件，用來存放當前正在執行的數據和程序，但僅用於暫時存放程序和數據，關閉電源或斷電，數據會丟失。
2.按存取方式分類
(1)隨機存儲器(RAM)：如果存儲器中任何存儲單元的內容都能被隨機存取，且存取時間與存儲單元的物理位置無關，則這種存儲器稱為隨機存儲器(RAM)。RAM主要用來存放各種輸入/輸出的程序、數據、中間運算結果以及存放與外界交換的信息和做堆棧用。隨機存儲器主要充當高速緩沖存儲器和主存儲器。
(2)串列訪問存儲器(SAS)：如果存儲器只能按某種順序來存取，也就是說，存取時間與存儲單元的物理位置有關，則這種存儲器稱為串列訪問存儲器。串列存儲器又可分為順序存取存儲器(SAM)和直接存取存儲器(DAM)。順序存取存儲器是完全的串列訪問存儲器，如磁帶，信息以順序的方式從存儲介質的始端開始寫入(或讀出);直接存取存儲器是部分串列訪問存儲器，如磁碟存儲器，它介於順序存取和隨機存取之間。
(3)只讀存儲器(ROM)：只讀存儲器是一種對其內容只能讀不能寫入的存儲器，即預先一次寫入的存儲器。通常用來存放固定不變的信息。如經常用作微程序控制存儲器。目前已有可重寫的只讀存儲器。常見的有掩模ROM(MROM)，可擦除可編程ROM(EPROM)，電可擦除可編程ROM(EEPROM).ROM的電路比RAM的簡單、集成度高，成本低，且是一種非易失性存儲器，計算機常把一些管理、監控程序、成熟的用戶程序放在ROM中。
3.按信息的可保存性分類
非永久記憶的存儲器：斷電後信息就消失的存儲器，如半導體讀/寫存儲器RAM。
永久性記憶的存儲器：斷電後仍能保存信息的存儲器，如磁性材料做成的存儲器以及半導體ROM。
4.按在計算機系統中的作用分
根據存儲器在計算機系統中所起的作用，可分為主存儲器、輔助存儲器、高速緩沖存儲器、控制存儲器等。為了解決對存儲器要求容量大，速度快，成本低三者之間的矛盾，目前通常採用多級存儲器體系結構，即使用高速緩沖存儲器、主存儲器和外存儲器。
能力影響
從寫命令轉換到讀命令，在某個時間訪問某個地址，以及刷新數據等操作都要求數據匯流排在一定時間內保持休止狀態，這樣就不能充分利用存儲器通道。此外，寬並行匯流排和DRAM內核預取都經常導致不必要的大數據量存取。在指定的時間段內，存儲器控制器能存取的有用數據稱為有效數據速率，這很大程度上取決於系統的特定應用。有效數據速率隨著時間而變化，常低於峰值數據速率。在某些系統中，有效數據速率可下降到峰值速率的10%以下。
通常，這些系統受益於那些能產生更高有效數據速率的存儲器技術的變化。在CPU方面存在類似的現象，最近幾年諸如AMD和 TRANSMETA等公司已經指出，在測量基於CPU的系統的性能時，時鍾頻率不是唯一的要素。存儲器技術已經很成熟，峰值速率和有效數據速率或許並不比以前匹配的更好。盡管峰值速率依然是存儲器技術最重要的參數之一，但其他結構參數也可以極大地影響存儲器系統的性能。
影響有效數據速率的參數
有幾類影響有效數據速率的參數，其一是導致數據匯流排進入若干周期的停止狀態。在這類參數中，匯流排轉換、行周期時間、CAS延時以及RAS到CAS的延時(tRCD)引發系統結構中的大部分延遲問題。
匯流排轉換本身會在數據通道上產生非常長的停止時間。以GDDR3系統為例，該系統對存儲器的開放頁不斷寫入數據。在這期間，存儲器系統的有效數據速率與其峰值速率相當。不過，假設100個時鍾周期中，存儲器控制器從讀轉換到寫。由於這個轉換需要6個時鍾周期，有效的數據速率下降到峰值速率的 94%。在這100個時鍾周期中，如果存儲器控制器將匯流排從寫轉換到讀的話，將會丟失更多的時鍾周期。這種存儲器技術在從寫轉換到讀時需要15個空閑周期，這會將有效數據速率進一步降低到峰值速率的79%。表1顯示出針幾種高性能存儲器技術類似的計算結果。
顯然，所有的存儲器技術並不相同。需要很多匯流排轉換的系統設計師可以選用諸如XDR、RDRAM或者DDR2這些更高效的技術來提升性能。另一方面，如果系統能將處理事務分組成非常長的讀寫序列，那麼匯流排轉換對有效帶寬的影響最小。不過，其他的增加延遲現象，例如庫(bank)沖突會降低有效帶寬，對性能產生負面影響。
DRAM技術要求庫的頁或行在存取之前開放。一旦開放，在一個最小周期時間，即行周期時間(tRC)結束之前，同一個庫中的不同頁不能開放。對存儲器開放庫的不同頁存取被稱為分頁遺漏，這會導致與任何tRC間隔未滿足部分相關的延遲。對於還沒有開放足夠周期以滿足tRC間隙的庫而言，分頁遺漏被稱為庫沖突。而tRC決定了庫沖突延遲時間的長短，在給定的DRAM上可用的庫數量直接影響庫沖突產生的頻率。
大多數存儲器技術有4個或者8個庫，在數十個時鍾周期具有tRC值。在隨機負載情況下，那些具有8個庫的內核比具有4個庫的內核所發生的庫沖突更少。盡管tRC與庫數量之間的相互影響很復雜，但是其累計影響可用多種方法量化。
存儲器讀事務處理
考慮三種簡單的存儲器讀事務處理情況。第一種情況，存儲器控制器發出每個事務處理，該事務處理與前一個事務處理產生一個庫沖突。控制器必須在打開一個頁和打開後續頁之間等待一個tRC時間，這樣增加了與頁循環相關的最大延遲時間。在這種情況下的有效數據速率很大程度上決定於I/O，並主要受限於DRAM內核電路。最大的庫沖突頻率將有效帶寬削減到當前最高端存儲器技術峰值的20%到30%。
在第二種情況下，每個事務處理都以隨機產生的地址為目標。此時，產生庫沖突的機會取決於很多因素，包括tRC和存儲器內核中庫數量之間的相互作用。tRC值越小，開放頁循環地越快，導致庫沖突的損失越小。此外，存儲器技術具有的庫越多，隨機地址存取庫沖突的機率就越小。
第三種情況，每個事務處理就是一次頁命中，在開放頁中定址不同的列地址。控制器不必訪問關閉頁，允許完全利用匯流排，這樣就得到一種理想的情況，即有效數據速率等於峰值速率。
第一種和第三種情況都涉及到簡單的計算，隨機情況受其他的特性影響，這些特性沒有包括在DRAM或者存儲器介面中。存儲器控制器仲裁和排隊會極大地改善庫沖突頻率，因為更有可能出現不產生沖突的事務處理，而不是那些導致庫沖突的事務處理。
然而，增加存儲器隊列深度未必增加不同存儲器技術之間的相對有效數據速率。例如，即使增加存儲器控制隊列深度，XDR的有效數據速率也比 GDDR3高20%。存在這種增量主要是因為XDR具有更高的庫數量以及更低的tRC值。一般而言，更短的tRC間隔、更多的庫數量以及更大的控制器隊列能產生更高的有效帶寬。
實際上，很多效率限制現象是與行存取粒度相關的問題。tRC約束本質上要求存儲器控制器從新開放的行中存取一定量的數據，以確保數據管線保持充滿。事實上，為保持數據匯流排無中斷地運行，在開放一個行之後，只須讀取很少量的數據，即使不需要額外的數據。
另外一種減少存儲器系統有效帶寬的主要特性被歸類到列存取粒度范疇，它規定了每次讀寫操作必須傳輸的數據量。與之相反，行存取粒度規定每個行激活(一般指每個RAS的CAS操作)需要多少單獨的讀寫操作。列存取粒度對有效數據速率具有不易於量化的巨大影響。因為它規定一個讀或寫操作中需要傳輸的最小數據量，列存取粒度給那些一次只需要很少數據量的系統帶來了問題。例如，一個需要來自兩列各8位元組的16位元組存取粒度系統，必須讀取總共32位元組以存取兩個位置。因為只需要32個位元組中的16個位元組，系統的有效數據速率降低到峰值速率的50%。匯流排帶寬和脈沖時間長度這兩個結構參數規定了存儲器系統的存取粒度。
匯流排帶寬是指連接存儲器控制器和存儲器件之間的數據線數量。它設定最小的存取粒度，因為對於一個指定的存儲器事務處理，每條數據線必須至少傳遞一個數據位。而脈沖時間長度則規定對於指定的事務處理，每條數據線必須傳遞的位數量。每個事務處理中的每條數據線只傳一個數據位的存儲技術，其脈沖時間長度為1。總的列存取粒度很簡單：列存取粒度=匯流排寬度×脈沖時間長度。
很多系統架構僅僅通過增加DRAM器件和存儲匯流排帶寬就能增加存儲系統的可用帶寬。畢竟，如果4個400MHz數據速率的連接可實現 1.6GHz的總峰值帶寬，那麼8個連接將得到3.2GHz。增加一個DRAM器件，電路板上的連線以及ASIC的管腳就會增多，總峰值帶寬相應地倍增。
首要的是，架構師希望完全利用峰值帶寬，這已經達到他們通過物理設計存儲器匯流排所能達到的最大值。具有256位甚或512位存儲匯流排的圖形控制器已並不鮮見，這種控制器需要1,000個，甚至更多的管腳。封裝設計師、ASIC底層規劃工程師以及電路板設計工程師不能找到採用便宜的、商業上可行的方法來對這么多信號進行布線的矽片區域。僅僅增加匯流排寬度來獲得更高的峰值數據速率，會導致因為列存取粒度限制而降低有效帶寬。
假設某個特定存儲技術的脈沖時間長度等於1，對於一個存儲器處理，512位寬系統的存取粒度為512位(或者64位元組)。如果控制器只需要一小段數據，那麼剩下的數據就被浪費掉，這就降低了系統的有效數據速率。例如，只需要存儲系統32位元組數據的控制器將浪費剩餘的32位元組，進而導致有效的數據速率等於50%的峰值速率。這些計算都假定脈沖時間長度為1。隨著存儲器介面數據速率增加的趨勢，大多數新技術的最低脈沖時間長度都大於1。
選擇技巧
存儲器的類型將決定整個嵌入式系統的操作和性能，因此存儲器的選擇是一個非常重要的決策。無論系統是採用電池供電還是由市電供電，應用需求將決定存儲器的類型(易失性或非易失性)以及使用目的(存儲代碼、數據或者兩者兼有)。另外，在選擇過程中，存儲器的尺寸和成本也是需要考慮的重要因素。對於較小的系統，微控制器自帶的存儲器就有可能滿足系統要求，而較大的系統可能要求增加外部存儲器。為嵌入式系統選擇存儲器類型時，需要考慮一些設計參數，包括微控制器的選擇、電壓范圍、電池壽命、讀寫速度、存儲器尺寸、存儲器的特性、擦除/寫入的耐久性以及系統總成本。
選擇存儲器時應遵循的基本原則
1、內部存儲器與外部存儲器
一般情況下，當確定了存儲程序代碼和數據所需要的存儲空間之後，設計工程師將決定是採用內部存儲器還是外部存儲器。通常情況下，內部存儲器的性價比最高但靈活性最低，因此設計工程師必須確定對存儲的需求將來是否會增長，以及是否有某種途徑可以升級到代碼空間更大的微控制器。基於成本考慮，人們通常選擇能滿足應用要求的存儲器容量最小的微控制器，因此在預測代碼規模的時候要必須特別小心，因為代碼規模增大可能要求更換微控制器。目前市場上存在各種規模的外部存儲器器件，我們很容易通過增加存儲器來適應代碼規模的增加。有時這意味著以封裝尺寸相同但容量更大的存儲器替代現有的存儲器，或者在匯流排上增加存儲器。即使微控制器帶有內部存儲器，也可以通過增加外部串列EEPROM或快閃記憶體來滿足系統對非易失性存儲器的需求。
2、引導存儲器
在較大的微控制器系統或基於處理器的系統中，設計工程師可以利用引導代碼進行初始化。應用本身通常決定了是否需要引導代碼，以及是否需要專門的引導存儲器。例如，如果沒有外部的定址匯流排或串列引導介面，通常使用內部存儲器，而不需要專門的引導器件。但在一些沒有內部程序存儲器的系統中，初始化是操作代碼的一部分，因此所有代碼都將駐留在同一個外部程序存儲器中。某些微控制器既有內部存儲器也有外部定址匯流排，在這種情況下，引導代碼將駐留在內部存儲器中，而操作代碼在外部存儲器中。這很可能是最安全的方法，因為改變操作代碼時不會出現意外地修改引導代碼。在所有情況下，引導存儲器都必須是非易失性存儲器。
可以使用任何類型的存儲器來滿足嵌入式系統的要求，但終端應用和總成本要求通常是影響我們做出決策的主要因素。有時，把幾個類型的存儲器結合起來使用能更好地滿足應用系統的要求。例如，一些PDA設計同時使用易失性存儲器和非易失性存儲器作為程序存儲器和數據存儲器。把永久的程序保存在非易失性ROM中，而把由用戶下載的程序和數據存儲在有電池支持的易失性DRAM中。不管選擇哪種存儲器類型，在確定將被用於最終應用系統的存儲器之前，設計工程師必須仔細折中考慮各種設計因素。
I. 目前內存儲器什麼由組成
內存儲器
微型計算機的內存儲器是由半導體器件構成的。從使用功能上分，有隨機存儲器 （Random Access Memory，簡稱 RAM），又稱讀寫存儲器；只讀存儲器（Read Only Memory，簡稱為ROM）。
1．隨機存儲器（Random Access Memory）
RAM有以下特點：可以讀出，也可以寫入。讀出時並不損壞原來存儲的內容，只有寫入時才修改原來所存儲的內容。斷電後，存儲內容立即消失，即具有易失性。 RAM可分為動態（ Dynamic RAM）和靜態（Static RAM）兩大類。DRAM的特點是集成度高，主要用於大容量內存儲器；SRAM的特點是存取速度快，主要用於高速緩沖存儲器。
2．只讀存儲器(Read Only Memory)
ROM是只讀存儲器。顧名思義，它的特點是只能讀出原有的內容，不能由用戶再寫入新內容。原來存儲的內容是採用掩膜技術由廠家一次性寫入的，並永久保存下來。它一般 用來存放專用的固定的程序和數據。不會因斷電而丟失。
J. 計算機內存儲器分為哪兩種,談談其主要作用
1、磁芯存儲器：
是隨機存取計算機存儲器的主要形式。這種存儲器通常被稱為核心存儲器，或者非正式地稱為核心存儲器。
核心使用微小的磁環（環），核心通過線程來寫入和讀取信息。
每個核心代表一點信息。 磁芯可以以兩種不同的方式（順時針或逆時針）磁化，存儲在磁芯中的位為零或一，取決於磁芯的磁化方向。
布線被布置成允許單個芯被設置為1或0，並且通過向所選擇的導線發送適當的電流脈沖來改變其磁化。 讀取內核的過程會導致內核重置為零，從而將其擦除。
這稱為破壞性讀數。 在不進行讀寫操作時，即使關閉電源，內核也會保持最後的值。 這使它們成為非易失性的。
2、半導體存儲器（semi-conctor memory）：
是一種以半導體電路作為存儲媒體的存儲器，內存儲器就是由稱為存儲器晶元的半導體集成電路組成。
按其功能可分為：隨機存取存儲器（簡稱RAM）和只讀存儲器（只讀ROM）。體積小、存儲速度快、存儲密度高、與邏輯電路介面容易。
(10)內存儲器的製作工藝擴展閱讀
早期的計算機最常見的存儲器是各種磁芯製成的。這種磁芯存儲器已被微型集成電路塊上的半導體存儲器所取代。磁芯存儲器是華裔王安於1948年發明的(注)。最初的磁芯存儲器只有幾百個位元組的容量。
磁芯的英文名稱就是core，磁芯存儲器就叫作core memory。雖然磁芯存儲器已經被淘汰，但一些人還是出於習慣把內存叫做core。
在鐵氧體磁環里穿進一根導線，導線中流過不同方向的電流時，可使磁環按兩種不同方向磁化，代表「1」或「0」的信息便以磁場形式儲存下來。
最常見的核心存儲器形式，X /
Y線重合電流，用於計算機的主存儲器，由大量小環形亞鐵磁陶瓷鐵氧體（磁芯）組成網格結構（組織為「堆疊「稱為平面的層」，電線穿過核心中心的孔。
在早期系統中有四條線：X，Y，Sense和Inhibit，但後來的核心將後兩條線組合成一條Sense
/
Inhibit線。每個環形線圈存儲一位（0或1）。每個平面中的一個位可以在一個周期內被訪問，因此一個字數組中的每個機器字被分布在一堆「平面」上。
每個平面將並行操作一個字的一位，允許在一個周期內讀取或寫入完整的字。