A. 設有一個具有20位地址和32位字長的存儲器， 問： （1）該存儲器能存儲多少個位元組的信息 （2）如果存儲器
20位地址線可以直接訪問的存儲空間為2的20次方，等於1MB; 定址單元為1個位元組；
2個512K×8位SRAM晶元
2晶元使用1位片選就夠了，1位就可以表示兩個，一個為0，一個為1，片選可以通過一個解碼器實現，只有一個輸出有效。
B. 選用2764 EPROM 存儲晶元，設計一個64KB的程序存儲器，寫出設計步驟…
4.2參見p.106-107
匯流排操作指的是發生在匯流排上的某些特定操作，匯流排周期指的是完成一次特定匯流排操作所需的時間。對8088而言其典型的匯流排周期由 4個T狀態組成。PC/XT所採用的時鍾頻率為4.77MHz，每個T狀態的持續時間為210ns。如果CLK引腳接5MHz的時鍾信號，那麼每個T狀態的持續時間為200ns。
4.4解答：
當8088進行讀寫存儲器或I/O介面時，如果存儲器或I/O介面無法滿足CPU的讀寫時序（來不及提供或讀取數據時），需要CPU插入等待狀態TW。（在T3前沿檢測Ready信號，若無效則插入TW 。）
具體在讀寫匯流排周期的T3和T4之間插入TW。
4.6參見p.99，p.110
8088的某些輸出線有三種狀態：高電平、低電平、懸空(高阻態)，稱為三態能力。在高阻狀態，CPU放棄其了對該引腳的控制權，由連接它的設備接管。
具有三態能力的引腳有：AD7~AD0，A15~A8，A19/S6~A16/S3，ALE，IO/M*，WR*，RD*，DEN*，DT/R*。
4.11
匯流排周期 IO/M* WR* RD*
存儲器讀 低 高 低
存儲器寫 低 低 高
I/O讀 高 高 低
I/O寫 高 低 高
4.12 答：
取該指令時引發存儲器讀匯流排操作。執行該指令時引發I/O讀匯流排操作。（時序圖略）
4.13 8088系統最小組態下，對指令ADD [2000H]，AX （長度3B）。
答：取該指令時需要3個匯流排周期，均為存儲器讀周期。
執行該指令時需要4個匯流排周期，2個為存儲器讀匯流排周期（讀出字操作數參與運算），2個為存儲器寫匯流排周期（保存16位運算結果）。
4.15 參見p.106圖
74LS373 的G為電平鎖存引腳，控制選通且轉為無效時鎖存數據。
OE* 輸出允許引腳，信號來自ALE。
4.16 參見p.106圖
數據收發器74LS245 是8位雙向緩沖器，G*控制端為低電平有效，可傳輸數據；DIR控制導通方向：DIR＝1，A→B；DIR＝0，A←B。
4.17 參見p.111-112
歸納為：1、8086數據匯流排變為16位，數據地址線復用為AD15~AD0。
2、8086指令隊列程度變為6位元組長，當有2個位元組空才取下一指令。
3、8088引腳IO/M* ，8086變為M/IO*；
4、引腳SS0* 變為BHE*/S7，BHE* 的作用是使D15~D8有效。
5、8086存儲器組織為奇偶分塊，偶地址取字只要讀1次，奇地址取字需要讀兩次。
6、I/O埠大都採用偶地址，目的是引導8位數據到低8位匯流排AD7~AD0上，以提高效率。
=========================
5.1
Cache、主存和輔存的作用——參見 p.120～121
虛擬存儲器——參見p.121
在CPU看來，訪問主存和訪問輔存有什麼不同？
訪問主存：通過存儲器訪問機器指令，按字隨機訪問。
訪問輔存：通過操作系統，按塊順序訪問。
5.2 在半導體存儲器中，RAM指的是 隨機存取存儲器 ，它可讀可寫，但斷電後信息一般會 丟失 ；而ROM指的是 只讀存儲器 ，正常工作時只能從中 讀取 信息，但斷電後信息 不會丟失 。以EPROM晶元2764為例，其存儲容量為8K×8位，共有 8 條數據線和 13 條地址線。用它組成64KB的ROM存儲區共需 8 片2764晶元。
5.4 一個容量為4K×4位的假想RAM存儲晶元，他應該有多少根地址線引腳和多少根數據線引腳？如果讓你來進行設計，那麼它還需要哪些控制引腳？這些引腳分別起什麼樣的控製作用？
解答：
4K×4的晶元應該有12根地址線引腳和4根數據線引腳。
控制引腳應該有：
讀取信號OE*：有效時，表示讀取存儲單元的數據
寫入信號WE*：有效時，表示將數據寫入存儲單元
片選信號CS*：有效時，表示選中該晶元，可以進行讀寫操作。
5.7 什麼是存儲晶元的位擴充和地址擴充?採用靜態RAM的晶元2114（1K*4位）或動態RAM的晶元4116（16K*1位）來組成32KB的RAM存儲區，請問各需要多少晶元？在位方向和地址方向各需要進行什麼樣的擴充？
解答：（參見p.140） 使用多個晶元來擴充存儲數據位的寬度，稱為位擴充。
採用多個晶元在地址方向上進行擴充，稱為地址擴充或字擴充。
用SRAM 2114組成32KBRAM存儲區：2片為一組，得1KB，所以組成32KB就要32組，共需要64片SRAM 2114。
用DRAM 4116組成32KBRAM存儲區：8片為一組，得16KB，所以組成32KB只要2組，共需要16片DRAM 4116。
機床作為機械製造業的重要基礎裝備，它的發展一直引起人們的關注，由於計算機技術的興起，促使機床的控制信息出現了質的突破，導致了應用數字化技術進行柔性自動化控制的新一代機床－數控機床的誕生和發展。計算機的出現和應用，為人類提供了實現機械加工工藝過程自動化的理想手段。隨著計算機的發展，數控機床也得到迅速的發展和廣泛的應用，同時使人們對傳統的機床傳動及結構的概念發生了根本的轉變。數控機床以其優異的性能和精度、靈捷而多樣化的功能引起世人矚目，並開創機械產品向機電一體化發展的先河。 數控機床是以數字化的信息實現機床控制的機電一體化產品，它把刀具和工件之間的相對位置，機床電機的啟動和停止，主軸變速，工件松開和夾緊，刀具的選擇，冷卻泵的起停等各種操作和順序動作等信息用代碼化的數字記錄在控制介質上，然後將數字信息送入數控裝置或計算機，經過解碼，運算，發出各種指令控制機床伺服系統或其它的執行元件，加工出所需的工件。 數控機床與普通機床相比，其主要有以下的優點： 1. 適應性強，適合加工單件或小批量的復雜工件； 在數控機床上改變加工工件時，只需重新編制新工件的加工程序，就能實現新工件加工。 2. 加工精度高； 3. 生產效率高； 4. 減輕勞動強度，改善勞動條件； 5. 良好的經濟效益； 6. 有利於生產管理的現代化。 數控機床已成為我國市場需求的主流產品，需求量逐年激增。我國數控機機床近幾年在產業化和產品開發上取得了明顯的進步，特別是在機床的高速化、多軸化、復合化、精密化方面進步很大。但是，國產數控機床與先進國家的同類產品相比，還存在差距，還不能滿足國家建設的需要。 我國是一個機床大國，有三百多萬台普通機床。但機床的素質差，性能落後，單台機床的平均產值只有先進工業國家的1/10左右，差距太大，急待改造。 舊機床的數控化改造，顧名思義就是在普通機床上增加微機控制裝置，使其具有一定的自動化能力，以實現預定的加工工藝目標。 隨著數控機床越來越多的普及應用，數控機床的技術經濟效益為大家所理解。在國內工廠的技術改造中，機床的微機數控化改造已成為重要方面。許多工廠一面購置數控機床一面利用數控、數顯、PC技術改造普通機床，並取得了良好的經濟效益。我國經濟資源有限，國家大，機床需要量大，因此不可能拿出相當大的資金去購買新型的數控機床，而我國的舊機床很多，用經濟型數控系統改造普通機床，在投資少的情況下，使其既能滿足加工的需要，又能提高機床的自動化程度，比較符合我國的國情。 1984年，我國開始生產經濟型數控系統，並用於改造舊機床。到目前為止，已有很多廠家生產經濟型數控系統。可以預料，今後，機床的經濟型數控化改造將迅速發展和普及。所以說，本畢業設計實例具有典型性和實用性。 第二章 總體方案的設計 2.1 設計任務 本設計任務是對CA6140普通車床進行數控改造。利用微機對縱、橫向進給系統進行開環控制，縱向（Z向）脈沖當量為0.01mm/脈沖，橫向（X向）脈沖當量為0.005mm/脈沖，驅動元件採用步進電機，傳動系統採用滾珠絲杠副，刀架採用自動轉位刀架。 2.2 總體方案的論證 對於普通機床的經濟型數控改造，在確定總體設計方案時，應考慮在滿足設計要求的前提下，對機床的改動應盡可能少，以降低成本。 （1）數控系統運動方式的確定 數控系統按運動方式可分為點位控制系統、點位直線控制系統、連續控制系統。由於要求CA6140車床加工復雜輪廓零件，所以本微機數控系統採用兩軸聯動連續控制系統。 （2）伺服進給系統的改造設計 數控機床的伺服進給系統有開環、半閉環和閉環之分。 因為開環控制具有結構簡單、設計製造容易、控制精度較好、容易調試、價格便宜、使用維修方便等優點。所以，本設計決定採用開環控制系統。 （3）數控系統的硬體電路設計 任何一個數控系統都由硬體和軟體兩部分組成。硬體是數控系統的基礎，性能的好壞直接影響整體數控系統的工作性能。有了硬體，軟體才能有效地運行。 在設計的數控裝置中，CPU的選擇是關鍵，選擇CPU應考慮以下要素： 1. 時鍾頻率和字長與被控對象的運動速度和精度密切相關； 2. 可擴展存儲器的容量與數控功能的強弱相關； 3. I/O口擴展的能力與對外設控制的能力相關。 除此之外，還應根據數控系統的應用場合、控制對象以及各種性能、參數要求等，綜合起來考慮以確定CPU。在我國，普通機床數控改造方面應用較普遍的是Z80CPU和MCS-51系列單片機，主要是因為它們的配套晶元便宜，普及性、通用性強，製造和維修方便，完全能滿足經濟型數控機床的改造需要。本設計中是以MCS-51系列單片機，51系列相對48系列指令更豐富，相對96系列價格更便宜，51系列中，是無ROM的8051，8751是用EPROM代替ROM的8051。目前，工控機中應用最多的是8031單片機。本設計以8031晶元為核心，增加存儲器擴展電路、介面和面板操作開關組成的控制系統。 2.3 總體方案的確定 經總體設計方案的論證後，確定的CA6140車床經濟型數控改造示意圖如圖所示。CA6140車床的主軸轉速部分保留原機床的功能，即手動變速。車床的縱向（Z軸）和橫向（X軸）進給運動採用步進電機驅動。由8031單片機組成微機作為數控裝置的核心，由I/O介面、環形分配器與功率放大器一起控制步進電機轉動，經齒輪減速後帶動滾珠絲杠轉動，從而實現車床的縱向、橫向進給運動。刀架改成由微機控制的經電機驅動的自動控制的自動轉位刀架。為保持切削螺紋的功能，必須安裝主軸脈沖發生器，為此採用主軸靠同步齒形帶使脈沖發生器同步旋轉，發出兩路信號：每轉發出的脈沖個數和一個同步信號，經隔離電路以及I/O介面送給微機。如圖2－1所示： 第三章 微機數控系統硬體電路設計 3.1微機數控系統硬體電路總體方案設計 本系統選用8031CPU作為數控系統的中央處理機。外接一片2764EPROM，作為監控程序的程序存儲器和存放常用零件的加工程序。再選用一片6264RAM用於存放需要隨機修改的零件程序、工作參數。採用解碼法對擴展晶元進行定址，採用74LS138解碼器完成此功能。8279作為系統的輸入輸出口擴展，分別接鍵盤的輸入、輸出顯示，8255接步進電機的環形分配器，分別並行控制X軸和Z軸的步進電機。另外，還要考慮機床與單片機之間的光電隔離，功率放大電路等。其硬體框圖如圖3－1所示： 圖3－2 8031晶元內部結構圖 各引腳功能簡要介紹如下： ⒈ 源引腳 VSS：電源接地端。 VCC：＋5V電源端。 ⒉ 輸入/輸出（I/O）口線 8031單片機有P0、P1、P2、P3 4個埠，每個埠8根I/O線。當系統擴展外部存儲器時，P0口用來輸出低8位並行數據，P2口用來輸出高8位地址，P3口除可作為一個8位準雙向並行口外，還具有第二功能，各引腳第二功能定義如下： P3.0 RXD：串列數據輸入端。 P3.1 TXD：串列數據輸出端 P3.2 INT0：外部中斷0請求信號輸入端。 P3.3 INT1：外部中斷1請求信號輸入端。 P3.4 T0：定時器/計數器0外部輸入端 P3.5 T1：定時器/計數器1外部輸入端 P3.6 WR：外部數據存儲器寫選通。 P3.7 RD：外部數據存儲器讀選通。 在進行第二功能操作前，對第二功能的輸出鎖存器必須由程序置1。 ⒊ 信號控制線 RST/VPD：RST為復位信號線輸入引腳，在時鍾電路工作以後，該引腳上出現兩個機器周期以上的高電平，完成一次復位操作。 8031單片機採用兩種復位方式：一種是加電自動復位，另一種為開關復位。 ALE/PROG：ALE是地址鎖存允許信號。它的作用是把CPU從P0口分時送出的低8位地址鎖存在一個外加的鎖存器中。 ：外部程序存儲器讀選通信號。當其為低電平時有效。
VPP：當EA為高電平且PC值小於0FFFH時CPU執行內部程序存儲器中的程序。當EA為低電平時，CPU僅執行外部程序存儲器中的程序。 XTAL1：震盪器的反相放大器輸入，使用外部震盪器時必須接地； XTAL2：震盪器的反相放大器輸出，使用外部震盪器時，接收外圍震盪信號； （2）片外三匯流排結構 單片機在實際應用中，常常要擴展外部存儲器、I/O口等。單片機的引腳，除了電源、復位、時鍾輸入以及用戶I/O口外，其餘的引腳都是為了實現系統擴展而設置的，這些引腳構成了三匯流排形式： ⒈ 地址匯流排AB 地址匯流排寬度為16位。因此，外部存儲器直接定址范圍為64KB。由P0口經地址鎖存器提供16位地址匯流排的低8位地址（A7～A0），P2口直接提供高8位地址（A15～A8）。 ⒉ 數據匯流排DB 數據匯流排寬度為8位，由P0口提供。 ⒊ 控制匯流排CB 控制匯流排由第二功能狀態下的P3口和4根獨立的控制線RST、EA、ALE和PSEN組成。其引腳圖如圖3－3所示： 3.1.2 8255A可編程並行I/O口擴展晶元 8255A可編程並行I/O口擴展晶元可以直接與MCS系列單片機系統匯流排連接，它具有三個8位的並行I/O口，具有三種工作方式，通過編程能夠方便地採用無條件傳送、查詢傳送或中斷傳送方式完成CPU與外圍設備之間的信息交換。8255A的結構及引腳功能： 1、 8255A的結構 8255A的內部結構如圖3－4所示。其中包括三個8位並行數據I/O埠，二個工作方式控制電路，一個讀/寫控制邏輯電路和一個8位數據匯流排緩沖器。各部分功能介紹如下： （1） 三個8位並行I/O埠A、B、C A口：具有一個8位數據輸出鎖存/緩沖器和一個8位數據輸入鎖存器。可編程為8位輸入、或8位輸出、或8位雙向寄存器。B口：具有一個8位數據輸出鎖存/緩沖器和一個8位輸入或輸出寄存器，但不能雙向輸入/輸出。C口：具有一個8位數據輸出鎖存/緩沖器和一個8位數據輸入緩沖器，C口可分作兩個4位口，用於輸入或輸出，也可作為A口和B口選通方式工作時的狀態控制信號。 （2） 工作方式控制電路 A、B兩組控制電路把三個埠分成A、B兩組，A組控制A口各位和C口高四位，B組控制B口各位和C口低四位。兩組控制電路各有一個控制命令寄存器，用來接收由CPU寫入的控制字，以決定兩組埠的工作方式。也可根據控制字的要求對C口按位清「0」或置「1」。 （3） 讀/寫控制邏輯電路 它接收來自CPU的地址信號及一些控制信號，控制各個口的工作狀態。 （4） 數據匯流排緩沖器 它是一個三態雙向緩沖器，用於和系統的數據匯流排直接相連，以實現CPU和8255A之間信息的傳送。
C. 文件伺服器共享方案還是買NAS網路存儲器
關於你這個問題我也在研究！太復雜顯然不合適！但是FTP伺服器 直接讀取又不方便！存取倒是很不錯！許可權設置也簡單！
D. 為什麼要配置層次式存儲器
為了提高系統的效率。
由於CPU的速度極快，然而CPU在執行的時候需要內存中的數據，但是內存的速度遠遠跟不上CPU的速度，導致CPU老是等內存，嚴重影響CPU的效率，所以必須加入cache來解決這一問題，cache的數據存取速度比內存快很多。
(4)番禺區存儲器方案擴展閱讀：
對於CPU而言，影響其性能的指標主要有主頻、 CPU的位數以及CPU的緩存指令集。所謂CPU的主頻，指的就是時鍾頻率，它直接的決定了CPU的性能，因此要想CPU的性能得到很好地提高，提高CPU的主頻是一個很好地途徑。而CPU的位數指的就是處理器能夠一次性計算的浮點數的位數，通常情況下，CPU的位數越高，CPU 進行運算時候的速度就會變得越快。
E. 解決計算機存儲器的方案是什麼系統
存儲系統是指計算機中由存放程序和數據的各種存儲設備、控制部件及管理信息調度的設備（硬體）和演算法（軟體）所組成的系統。
簡介
編輯 播報
存儲系統是計算機的重要組成部分之一。存儲系統提供寫入和讀出計算機工作需要的信息（程序和數據）的能力，實現計算機的信息記憶功能。現代計算機系統中常採用寄存器、高速緩存、主存、外存的多級存儲體系結構。 [2]
計算機存儲系統的核心是存儲器，存儲器是計算機中必不可少、用來存儲程序和數據的記憶設備。 [4]
內部存儲器（簡稱內存）主要存儲計算機當前工作需要的程序和數據，包括高速緩沖存儲器（Cache，簡稱緩存）和主存儲器。目前構成內存的主要是半導體存儲器。外部存儲器（簡稱外存）主要有磁性存儲器、光存儲器和半導體存儲器三種實現方式，存儲介質有硬磁碟、光碟、磁帶和移動存儲器等。 [2]
現代計算機系統多級存儲體系結構如圖6-1，其中越頂端的越靠近CPU，存儲器的速度越快、容量越小、每位的價格越高。採用這種組織方式能較好地解決存儲容量、速度和成本的矛盾，提供一個在價格、容量上邏輯等價於最便宜的那一層存儲器，而訪問速度接近於存儲系統中最快的那層存儲器。 [2
F. 可以實現虛擬存儲器的方案是（） A、固定分區方式B、可變分區方式C、純分頁方式D、請求頁式
1. 可採用哪幾種方式將程序裝入內存?它們分別適用於何種場合?
a. 首先由編譯程序將用戶源代碼編譯成若干目標模塊，再由鏈接程序將編譯後形成的目標模塊和所需的-庫函數鏈接在一起，組成一個裝入模塊，再由裝入程序將裝入模塊裝入內存； b. 裝入模塊的方式有: 絕對裝入方式，可重定位方式和動態運行時裝入方式； c. 絕對裝入方式適用於單道程序環境下； d. 可重定位方式適用於多道程序環境下； e. 動態運行時裝入方式也適用於多道程序環境下.
2. 何謂靜態鏈接及裝入時動態鏈接和運行時的動態鏈接?
a. 靜態鏈接是指事先進行鏈接形成一個完整的裝入模塊，以後不再拆開的鏈接方---式；
b. 裝入時動態鏈接是指目標模塊在裝入內存時，邊裝入邊鏈接的鏈接方式；
c. 運行時的動態鏈接是將某些目標模塊的鏈接推遲到執行時才進行.
3. 在進行程序鏈接時，應完成哪些工作?
a. 對相對地址進行修改； b. 變換外部調用符號.
4. 在動態分區分配方式中，可利用哪些分區分配演算法?
a. 首次適應演算法； b. 循環首次適應演算法； c. 最佳適應演算法.
5. 在動態分區分配方式中，應如何將各空閑分區鏈接成空閑分區鏈?
應在每個分區的起始地址部分，設置一些用於控制分區分配的信息，以及用於鏈接各分區的前向指針；在分區尾部則設置一後向指針，通過前，後向指針將所有的分區鏈接成一個雙向鏈.
6. 為什麼要引入動態重定位?如何實現?
a. 為了在程序執行過程中，每當訪問指令或數據時，將要訪問的程序或數據的邏輯地址轉換成物理地址，引入了動態重定位. b. 可在系統中增加一個重定位寄存器，用它來裝入(存放)程序在內存中的起始地址，程序在執行時，真-
正訪問的內存地址是相對地址與重定位寄存器中的地址相加而形成的,從而實現動態重定位.
8. 在採用首次適應演算法回收內存時，可能出現哪幾種情況?應怎樣處理這些情況?
a. 回收區與插入點的前一個分區相鄰接，此時可將回收區與插入點的前一分區合並，不再為回收分區分配新表項，而只修改前鄰接分區的大小；
b. 回收分區與插入點的後一分區相鄰接，此時合並兩區，然後用回收區的首址作為新空閑區的首址，大-小為兩者之和；
c. 回收區同時與插入點的前後兩個分區鄰接，此時將三個分區合並，使用前鄰接分區的首址，大小為三區之和，取消後鄰接分區的表項；
d. 回收區沒有鄰接空閑分區，則應為回收區單獨建立一個新表項，填寫回收區的首址和大小，並根據其首址，插入到空閑鏈中的適當位置.
9. 在系統中引入對換後帶有哪些好處?
能將內存中暫時不運行的進程或暫時不用的程序和數據，換到外存上，以騰出足夠的內存空間，把已具備運行條件的進程或進程所需的程序和數據換入內存，從而大大地提高了內存的利用率.
10 為實現對換，系統應具備哪幾方面功能?
a. 對對換空間的管理； b. 進程的換出； c. 進程的換入.
11 在以進程為單位進行對換時，每次是否都將整個進程換出?為什麼?
a. 以進程為單位進行對換時，每次都將整個進程換出； b. 目的為了解決內存緊張的問題，提高內存的利用率.
13 請較詳細地說明，引入分段存儲管理是為了滿足用戶哪幾方面的需要?
a. 方便了編程； b. 實現了分段共享； c. 實現了分段保護； d. 實現了動態鏈接； e. 實現了動態增長.
14 在具有快表的段頁式存儲管理方式中，如何實現地址變換?
首先，必須配置一段表寄存器，在其中存放段表始址和段長TL. 進行地址變換時，先利用段號S，與段長TL進行比較，若S<TL，表示未越界，(若S>=TL,表示段號太大，訪問越界，產生越界中斷信號)於是利用段表始址和段號來求出該段對應的段表項在段表中的位置，從中求出該段的頁表始址，並利用邏輯地址中
的段內頁號P來獲得對應頁的頁表項位置，從中讀出該頁所在的物理塊號b，再用塊號b和頁內地址構成物理地址.
15 為什麼說分段系統較之分頁系統更易於實現信息共享和保護?
a. 對於分頁系統，每個頁面是分散存儲的，為了實現信息共享和保護，則頁面之間需要一一對應起來，為此需要建立大量的頁表項；
b. 而對於分段系統，每個段都從0開始編址，並採用一段連續的地址空間，這樣在實現共享和保護時.只需為所要共享和保護的程序設置一個段表項，將其中的基址與內存地址一一對應起來即可.
16 分頁和分段有何區別?
a. 分頁和分段都採用離散分配的方式，且都要通過地址映射機構來實現地址變換，這是它們的共同點；
b. 對於它們的不同點有三，第一，從功能上看，頁是信息的物理單位，分頁是為實現離散分配方式，以消減內存的外零頭，提高內存的利用率，即滿足系統管理的需要，而不是用戶的需要；而段是信息的邏輯單位，它含有一組其意義相對完整的信息，目的是為了能更好地滿足用戶的需要；
c. 頁的大小固定且由系統確定，而段的長度卻不固定，決定於用戶所編寫的程序；
d. 分頁的作業地址空間是一維的，而分段的作業地址空間是二維的.
17 試全面比較連續分配和離散分配方式.
a. 連續分配是指為一個用戶程序分配一個連續的地址空間，包括單一連續分配方式和分區式分配方式，前者將內存分為系統區和用戶區，系統區供操作系統使用，用戶區供用戶使用，是最簡單的一種存儲方式，但只能用於單用戶單任務的操作系統中；分區式分配方式分為固定分區和動態分區，固定分區是最簡單的
多道程序的存儲管理方式，由於每個分區的大小固定，必然會造成存儲空間的浪費；動態分區是根據進程的實際需要，動態地為之分配連續的內存空間，常用三種分配演算法: 首次適應演算法FF，該法容易留下許多難以利用的小空閑分區，加大查找開銷；循環首次適應演算法，該演算法能使內存中的空閑分區分布均勻，但
會致使缺少大的空閑分區；最佳適應演算法，該演算法也易留下許多難以利用的小空閑區；
b. 離散分配方式基於將一個進程直接分散地分配到許多不相鄰的分區中的思想，分為分頁式存儲管理，分段存儲管理和段頁式存儲管理. 分頁式存儲管理旨在提高內存利用率，滿足系統管理的需要，分段式存儲管理則旨在滿足用戶(程序員)的需要，在實現共享和保護方面優於分頁式存儲管理，而段頁式存儲管理
則是將兩者結合起來，取長補短，即具有分段系統便於實現，可共享，易於保護，可動態鏈接等優點，又能像分頁系統那樣很好的解決外部碎片的問題，以及為各個分段可離散分配內存等問題，顯然是一種比較有效的存儲管理方式；
c. 綜上可見，連續分配方式和離散分配方式各有各自的特點，應根據實際情況加以改進和利用.57
G. 為什麼存儲器用線選方案的地址不連續
什麼編譯器，如果是ADS,IAR可以在編譯器中指定存儲映射地址！
H. 如何選擇最適用的SRAM存儲器
SRAM具有眾多的架構，各針對一種特定的應用。本文旨在對目前市面上現有的SRAM做全面評述，並簡要說明就某些特定用途而言，哪類SRAM是其最佳選擇。 SRAM從高層次上可以劃分為兩個大類：即同步型和非同步型。同步型SRAM採用一個輸入時鍾來啟動至存儲器的所有事務處理（讀、寫、取消選定等）。而非同步型SRAM則並不具備時鍾輸入，且必須監視輸入以獲取來自控制器的命令。一旦識別出某條命令，這些器件將立即加以執行。 同步SRAM家族分類 與某一特定應用相適應的最佳SRAM的選擇取決於多個因素，其中包括功率限制、帶寬要求、密度以及讀/寫操作模式等。可滿足不同系統要求的同步型和非同步型SRAM多種多樣，本文將逐一加以說明。 各種同步型SRAM比較 同步型SRAM於上個世紀80年代後期首度面市，最初是面向具有極高性能的工作站和伺服器中的第二級（L2）高速緩沖存儲器應用。進入上個世紀90年代中期之後，它又在較為主流的應用（包括個人電腦中的第二級高速緩沖存儲器）中尋覓到了自己的用武之地。自那以後，在包括高性能網路在內的眾多應用的設計中，同步型SRAM大行其道（在這些應用中，它們通常被用於數據緩沖器、高速暫存器、隊列管理功能和統計緩沖器）。 同步型SRAM又可以採用多種不同的架構。下文將對某些「主流」的器件做簡要說明。 1：標准同步型SRAM 標准同步型SRAM是被「主流應用」所接納的第一種同步型SRAM。這些器件雖然主要面向PC L2高速緩沖存儲器應用，但也滲透到了非PC應用領域中，比如網路、電信、數字信號處理（DSP）以及醫療和測試設備。其中，標准同步型SRAM具有兩種基本格式：流水線型和直通型。兩者之間的差異是：直通型SRAM僅在輸入端上具有寄存器，當地址和控制輸入被捕獲且一個讀存取操作被啟動時，數據將被允許「直接流」至輸出端。當用戶對初始延遲的重要性考慮超過對持續帶寬的考究時，人們往往優先採用直通型架構。「流水線型」同步SRAM同時擁有一個輸入寄存器和一個輸出寄存器。流水線型SRAM所提供的工作頻率和帶寬通常高於直通型SRAM。因此，在需求較高寬頻，而對初始延遲不是很敏感時，人們常常優先採用流水線型SRAM。 2：NoBLTM（無匯流排延遲）型SRAM 有些應用不允許「等待狀態」。比如網路應用中「等待狀態」有可能對性能產生嚴重的影響。為解決該問題，賽普拉斯公司推出了無匯流排延遲（NoBL）型SRAM。NoBL型SRAM與標准同步型SRAM很相似，但是擁有附加的片上邏輯電路，旨在完全消除標准同步型SRAM系列所需的「等待狀態」。通過消除這些「等待狀態」，此類SRAM能夠實現100[%]的匯流排利用率（絲毫不受讀/寫模式的影響）。該功能極大地改善了存儲器性能，尤其是當存在頻繁的讀/寫操作變換時。 NoBL型SRAM也存在兩種版本：直通型和流水線型。直通型NoBL SRAM始終具有一個單周期偏移，而NoBL流水線型SRAM則保持了一個雙周期偏移。 3：四倍數據速率（QDRTM）型SRAM 盡管推出了NoBL型架構並使性能較之標准同步型SRAM有所改善，但某些系統對性能有著更高的要求。於是，賽普拉斯、Renesas、IDT、NEC和三星等幾家公司聯合開發出了QDR型SRAM。QDR架構旨在滿足那些要求低延遲且所需帶寬明顯高於NoBL型架構提供能力的「高帶寬需求型」系統的需要。 QDR型SRAM與NoBL型SRAM最為顯著的差異之一是前者的讀埠和寫埠是分開的。這些埠可獨立工作，並支持並行的讀和寫事務處理。QDR型 SRAM能夠以DDR傳輸速率（2倍）來支持兩項同時出現的事務處理，四倍數據速率（QDR）的名稱便是由此得來的。 QDR型SRAM具有兩種基本類型：即2字脈沖串和4字脈沖串。這兩種類型之間的差異在於每項事務處理過程中所支持的脈沖串長度。 4：QDR-II型SRAM QDR- II型SRAM與QDR型SRAM相似，但在性能方面進一步提升。與相同頻率的QDR型器件相比，QDR-II型SRAM所產生的總數據有效窗口面積大了 35[%]左右。另外，QDR-II型SRAM產品還比QDR型器件多了一個半延遲周期。這增加的半個時鍾周期可在對初始延遲影響極小的情況下提供高得多的頻率和帶寬。 5：DDR型SRAM 如果QDR型SRAM面向的是具有平衡讀/寫模式的應用，DDR型SRAM架構則主要針對那些需要進行數據流式傳輸（例如，後隨多項寫操作的多項讀操作）、且所需帶寬遠遠高於標准同步型器件或NoBL型器件的應用。DDR型SRAM具有出眾的整體匯流排利用率以及高得多的總帶寬，性能也因此得到了最大限度的提升。 和QDR型SRAM一樣，DDR型SRAM也有兩種格式：即2字脈沖串和4字脈沖串。究竟選擇哪一種取決於所需的數據顆粒度以及存儲器的數據匯流排寬度。 各種非同步型SRAM比較 第二大類SRAM為非同步型SRAM。那些不具備時鍾輸入的SRAM便是非同步型的。在這些器件中，讀操作和寫操作將在器件接收到指令之後立即被啟動。 採用非同步型SRAM最大的優點之一是它們擁有長達幾十年的使用歷史並已為人們所充分了解。由於非同步型SRAM已經面市很久了，因此許多標准處理器都包含了業已配備非同步型SRAM介面的存儲控制器，從而最大限度地減少了所需的設計工作量。非同步型SRAM的典型存取時間為8ns（或更長）。因此，它們一般應用於時鍾頻率為100MHz（或更低）的系統中。非同步型SRAM可被進一步劃分為兩種主要類別：即快速非同步型SRAM和低功耗非同步型 SRAM（MoBLTM）。 1：快速非同步型SRAM 存取時間為35ns（或更短）的非同步型SRAM可被歸類為「快速」非同步型SRAM。這些存儲器通常應用於老式系統中，且功耗較高（1/2W或更高是司空見慣的）。其典型應用包括老式PC L2高速緩沖存儲器、高速暫存器以及工業應用中的緩沖存儲器。 2：MoBLTM低功耗非同步型SRAM 有些應用（例如行動電話）對功耗的關注程度要超過對性能的關注程度。因此，製造商（比如賽普拉斯公司）推出了功耗極低的SRAM系列。賽普拉斯的 MoBL（意指「更長的電池使用壽命」）低功耗非同步型SRAM產品庫匯集了多款典型存取時間約為40ns（或更長）並專為實現低功耗而優化的器件。典型待機功耗可低至10μW（或更低），而運行功耗則可低至30mW（或更低）。這些器件的存儲密度各異，從64Kb到16Mb一應俱全。 偽SRAM（亦即PSRAM） 如果需要16Mb以上的存儲密度，則PSRAM（或稱偽PSRAM）是一種可行的解決方案。所謂偽SRAM是指一種具有一個DRAM存儲器內核和一個「SRAM型」介面的存儲器件。由於PSRAM使用了一個DRAM內核，因而也需要進行周期性的刷新，以便保存數據。但不同的是，標准DRAM的刷新控制是在器件外部進行的，而PSRAM則具有一個「隱式」刷新電路，這使得它們能夠被容易地用作其他非同步型SRAM的存儲密度升級型器件。 結論 在選擇SRAM時，您會面對眾多的選擇方案。在某些場合，選擇是有限的。許多已經確立了自己穩固地位的處理器都包含了支持特殊SRAM架構的存儲控制器。新型處理器的設計則更靈活。為了決定最佳的可選方案，至關重要的是確定存儲器子系統（即兆比特每秒、初始延遲、運行功耗、待機功耗、成本等等）的優先順序以及系統的工作特性（讀/寫操作模式、工作頻率等等）。 網路應用往往具有接近50/50的讀/寫模式，它適合於採用QDR系列的解決方案。其他應用（甚至是同一個系統內的功能電路）則往往具有不平衡的讀/寫模式，這就適合於採用公共I/O架構，包括標准同步型、NoBL型和DDR型。
I. 存儲器層次結構主要體現在什麼地方為什麼要分這些層次，計算機如何管理這些層次
cpu的內部
第一層：通用寄存器堆
第二層：指令與數據緩沖棧
第三層：高速緩沖存儲器
第四層：主儲存器（DRAM）
第五層：聯機外部儲存器（硬磁碟機）
第六層：離線外部儲存器（磁帶、光碟存儲器等）
這就是存儲器的層次結構~~~ 主要體現在訪問速度~~~
① 設置多個存儲器並且使他們並行工作。本質：增添瓶頸部件數目，使它們並行工作，從而減緩固定瓶頸。
② 採用多級存儲系統，特別是Cache技術，這是一種減輕存儲器帶寬對系統性能影響的最佳結構方案。本質：把瓶頸部件分為多個流水線部件，加大操作時間的重疊、提高速度，從而減緩固定瓶頸。
③ 在微處理機內部設置各種緩沖存儲器，以減輕對存儲器存取的壓力。增加CPU中寄存器的數量，也可大大緩解對存儲器的壓力。本質：緩沖技術，用於減緩暫時性瓶頸。