① 4體低位交叉存儲器每隔1/4周期啟動一個存儲體,訪問64個字需要多少周期
4體低位交叉的存儲器的匯流排傳輸周期為τ，τ=T/4，依次訪問64個字所需時間為:
t=T+(64-1) τ=T+63T/4=16.75T
課後答案，你能看懂不。
② 四體低位交叉存儲器
地位交叉存儲器是並行輸出的，即連續讀取4個字只需要一個存儲周期，傳送這四個字需要四個匯流排傳送周期，而第一個字在存儲周期內已經送到匯流排上並由匯流排傳送了，而另外3個字則需要在存儲周期結束後再等3個匯流排周期故200+3*50
③ 關於計算機組成原理的交叉存儲器問題
低位交叉多體並行存儲器的特點 ：每個模塊都有相同的容量和存取速度。其實就是從每個模塊讀取一個字是並行的，而從一個模塊繼續讀取下一個字，才有時間間隔，這也就是為什麼它的帶寬比順序存取大。總而言之，模塊間並行，模塊內部串列。
④ 某計算機主存按位元組編址,由四個64M*8位的DRAM晶元採用交叉編址方式構成並與寬度為32位的存儲器主線相連，
由4個DRAM晶元b採用交叉編址方式構成主存，可知主存地址最低二位表示該位元組存儲的晶元編號。double型變數佔64位，8個位元組。它的主存地址804 001 AH最低二位是10，說明它從編號為2的晶元開始存儲(編號從0開始)。一個存儲周期可以對所有晶元各讀取一個位元組，因此需要3輪。
需要的晶元數=系統的容量/晶元的容量*系統的字長/晶元的字長=64KB/1K*8位/4位=64KB*2=128 片
64MB的主存地址空間，故而MAR的定址范圍是64M，故而是26位。而實際的主存的空間不能代表MAR的位數。
(4)四體低位交叉存儲器存儲容量擴展閱讀：
存取速度高的高速緩沖存儲器，存儲容量和存取速度適中的主存儲器是必不可少的。主存儲器是按地址存放信息的，存取速度一般與地址無關。32位（比特）的地址最大能表達4GB的存儲器地址。這對多數應用已經足夠，但對於某些特大運算量的應用和特大型資料庫已顯得不夠，從而對64位結構提出需求。
⑤ 關於計算機的一些問題，請高手指教！
1.
8位就有8跟線，2的9次方是512，有9根地址線，如果不算控制信號的話，一共19根線
如果加上片選，讀寫控制和其他的，就不知道有多少了.所以最少就是19吧
2. B
3.A
⑥ 組成原理唐朔飛第二版中P95面例4.1，為什麼選ROM時只用解碼器的Y4片選，而RAM還要地址線A10與Y5與後片選
c
⑦ 一個4體低位交叉的存儲器，假設存取周期為T，CPU每隔 1/4T存取周期啟動一個存儲體，
4體低位交叉的存儲器的匯流排傳輸周期為τ，τ=T/4，依次訪問64個字所需時間為：
t=T+(64-1) τ=T+63T/4=16.75T
⑧ 什麼是多模塊存儲器的低位交叉編址方式低位交叉編址如何提高存儲性能
3.4.2多模塊交叉存儲器
1.存儲器的模塊化組織
一個由若干個模塊組成的主存儲器是線性編址的。
這些地址在各模塊有兩種安排方式：一種是順序方式，一種是交叉方式。
順序方式：某個模塊進行存取時，其他模塊不工作，某一模塊出現故障時，其他模塊可以照常工作，
通過增添模塊來擴充存儲器容量比較方便。但各模塊串列工作，存儲器的帶寬受到了限制。
交叉方式：地址碼的低位欄位經過解碼選擇不同的模塊,而高位欄位指向相應模塊內的存儲字。連續
地址分布在相鄰的不同模塊內，同一個模塊內的地址都是不連續的。對連續字的成塊傳送可實現多模塊
流水式並行存取，大大提高存儲器的帶寬。
2.多模塊交叉存儲器的基本結構
四模塊交叉存儲器結構框圖演示
每個模塊各自以等同的方式與CPU傳送信息。CPU同時訪問四個模塊，由存儲器控制部件控制它們分時
使用數據匯流排進行信息傳遞。這是一種並行存儲器結構。
下面做定量分析：我們認為模塊字長等於數據匯流排寬度，模塊存取一個字的存儲周期為T，匯流排傳送周期為τ，存儲器的交叉模塊數為m，為了實現流水線方式存取，應當滿足
T=mτ （m=T/τ稱為交叉存取度）
交叉存儲器要求其模塊數必須大於或等於m，以保證啟動某模塊後經mτ時間再次啟動該模塊時，它的上次存取操作已經完成。這樣，連續讀取m 個字所需的時間為
t1=T+(m-1)τ
而順序方式存儲器連續讀取m個字所需時間為t2=mT.交叉存儲器的帶寬確實大大提高了。
m=4的流水線方式存取示意圖如下
圖3.31流水線方式存取示意圖
【例4】 設存儲器容量為32字，字長64位，模塊數m=4，分別用順序方式和交叉方式進行組織。存儲周期
T=200ns，數據匯流排寬度為64位，匯流排傳送周期τ=50ns。問順序存儲器和交叉存儲器的帶寬各是多少?
【解】
順序存儲器和交叉存儲器連續讀出m=4個字的信息總量都是：
q=64位×4=256位
順序存儲器和交叉存儲器連續讀出4個字所需的時間分別是：
t2=mT=4×200ns=800ns=8×10-7s;
t1=T+(m-1)=200ns+30ns=350ns=35×10-7s
順序存儲器和交叉存儲器的帶寬分別是：
W2=q/t2=256÷(8×10-7)=32×107［位/s］;
W1=q/t1=256÷(35×10-7)=73×107［位/s］
3.二模塊交叉存儲器舉例
二模塊交叉存儲器方框圖演示
DRAM存儲器讀/寫周期時，在行選通信號RAS有效下輸入行地址，在列選通信號CAS有效下輸入列地址。
如果是讀周期，此位組內容被讀出；如果是寫周期，將匯流排上數據寫入此位組。刷新周期是在RAS有效下
輸入刷新地址，此地址指示的一行所有存儲元全部被再生。A20—A3的18位地址用於模塊中256K個存儲字
的選擇。A2用模塊選擇 ，連續的存儲字交錯分布在兩個模塊上，偶地址在模塊0，奇地址在模塊1。
DRAM存儲器需要逐行定時刷新，而且,DRAM晶元的讀出是一種破壞性讀出，因此在讀取之後要立即按讀
出信息予以充電再生。 這樣，若CPU先後兩次讀取的存儲字使用同一RAS選通信號的話，CPU在接收到第一
個存儲字之後必須插入等待狀態，直至前一存儲字再生完畢才開始第二個存儲字的讀取。
無等待狀態成塊存取示意圖演示
由於採用m=2的交叉存取度的成塊傳送，兩個連續地址字的讀取之間不必插入等待狀態（零等待存取）。
⑨ 低位交叉存儲器為什麼能並行
低位交叉存儲器能並行是因為採用流水線的方式並行存取。交叉存儲器，又稱低位交叉編址，是一種模塊式的存儲器，能並行執行多個獨立的讀、寫操作。存儲器單元實際上是時序邏輯電路的一種。
按存儲器的使用類型可分為只讀存儲器（ROM）和隨機存取存儲器（RAM），兩者的功能有較大的區別，因此在描述上也有所不同。存儲器是許多存儲單元的集合，按單元號順序排列。
每個單元由若干二進制位構成，以表示存儲單元中存放的數值，這種結構和數組的結構非常相似，故在VHDL語言中，通常由數組描述存儲器。
工作原理
存儲器是用來存儲程序和各種數據信息的記憶部件。存儲器可分為主存儲器(簡稱主存或內存)和輔助存儲器(簡稱輔存或外存)兩大類。和CPU直接交換信息的是主存。
主存的工作方式是按存儲單元的地址存放或讀取各類信息，統稱訪問存儲器。主存中匯集存儲單元的載體稱為存儲體，存儲體中每個單元能夠存放一串二進制碼表示的信息，該信息的總位數稱為一個存儲單元的字長。
存儲單元的地址與存儲在其中的信息是一一對應的，單元地址只有一個，固定不變，而存儲在其中的信息是可以更換的。
以上內容參考：網路- 存儲器
⑩ 計算機組成原理 交叉存儲器
順序還是交叉，那不是重點。。。。重點是4個模塊，每個模塊之間是並行運作的，每個模塊數據位寬是32位，4個並行就是128位，剩下的周期不用解釋了。。