㈠ 漢字系統中的漢字字型檔里存放的是漢字的
漢字系統中的漢字字型檔里存放的是漢字的：機內碼。
1.機內碼是漢字在計算機內部存儲、傳送、交換的內部編碼。
2.輸入碼就是使用英文鍵盤輸入漢字時的編碼。
3.國標碼是一個四位十六進制數，區位碼是一個四位的十進制數，每個國標碼或區位碼都對應著一個唯一的漢字或符號，但因為十六進制數我們很少用到，所以大家常用的是區位碼，它的前兩位叫做區碼，後兩位叫做位碼。
4.國標碼是漢字信息交換的標准編碼。
(1)空位存儲器擴展閱讀：
位元組結構
在使用GB2312的程序中，通常採用EUC儲存方法，以便兼容於ASCII。瀏覽器編碼表上的「GB2312」，通常都是指「EUC-CN」表示法。
每個漢字及符號以兩個位元組來表示。第一個位元組稱為「高位位元組」（也稱「區位元組）」，第二個位元組稱為「低位位元組」（也稱「位位元組」）。
「高位位元組」使用了0xA1-0xF7(把01-87區的區號加上0xA0)，「低位位元組」使用了0xA1-0xFE(把01-94加上 0xA0)。 由於一級漢字從16區起始，漢字區的「高位位元組」的范圍是0xB0-0xF7，「低位位元組」的范圍是0xA1-0xFE，佔用的碼位是 72*94=6768。其中有5個空位是D7FA-D7FE。
㈡ 。存入1024個字元和1024個漢字共需要存儲容量______
存入1024個字元和1024個漢字共需要存儲容量1KB和2KB。
1024 個漢字的機內碼，共有 2048 位元組，需要兩片1KX8bit 的存儲晶元。
位元組通常簡寫為「B」，而位通常簡寫為小寫「b」，計算機存儲器的大小通常用位元組來表示。1KB=1024B。一個位元組來表示一個字元，存入1024個字元即1024B，即1KB。
由於計算機學家長期使用二進制系統，一個千位元組是基於2的冪次的。事實上一千位元組是2或者說是1024個位元組。KB常用於描述磁碟容量、文件大小、內存地址及其大小。請小心注意，由於1000/1024的不一致，通常的應用有時是近似的。
(2)空位存儲器擴展閱讀：
計算機內部處理的信息，都是用二進制代碼表示的，漢字也不例外。而二進制代碼使用起來是不方便的，於是需要採用信息交換碼。中國標准總局1981年制定了中華人民共和國國家標准GB2312--80《信息交換用漢字編碼字元集--基本集》，即國標碼。
區位碼是國標碼的另一種表現形式，把國標GB2312--80中的漢字、圖形符號組成一個94×94的方陣，分為94個「區」，每區包含94個「位」，其中「區」的序號由01至94，「位」的序號也是從01至94。94個區中位置總數=94×94=8836個，其中7445個漢字和圖形字元中的每一個佔一個位置後，還剩下1391個空位，這1391個位置空下來保留備用。
㈢ 內存的結構原理
內存也叫主存，是PC系統存放數據與指令的半導體存儲器單元，也叫主存儲器（Main Memory），通常分為只讀存儲器（ROM-Read Only Memory）、隨機存儲器（RAM-Red Access Memory）和高速緩存存儲器（Cache）。我們平常所指的內存條其實就是RAM，其主要的作用是存放各種輸入、輸出數據和中間計算結果，以及與外部存儲器交換信息時做緩沖之用。
下面是結構：
1、PCB板
內存條的PCB板多數都是綠色的。如今的電路板設計都很精密，所以都採用了多層設計，例如4層或6層等，所以PCB板實際上是分層的，其內部也有金屬的布線。理論上6層PCB板比4層PCB板的電氣性能要好，性能也較穩定，所以名牌內存多採用6層PCB板製造。因為PCB板製造嚴密，所以從肉眼上較難分辯PCB板是4層或6層，只能藉助一些印在PCB板上的符號或標識來斷定。
2、金手指
黃色的接觸點是內存與主板內存槽接觸的部分，數據就是靠它們來傳輸的，通常稱為金手指。金手指是銅質導線，使用時間長就可能有氧化的現象，會影響內存的正常工作，易發生無法開機的故障，所以可以隔一年左右時間用橡皮擦清理一下金手指上的氧化物。
3、內存晶元
內存的晶元就是內存的靈魂所在，內存的性能、速度、容量都是由內存晶元組成的。
4、內存顆粒空位
5、電容
PCB板上必不可少的電子元件就是電容和電阻了，這是為了提高電氣性能的需要。電容採用貼片式電容，因為內存條的體積較小，不可能使用直立式電容，但這種貼片式電容性能一點不差，它為提高內存條的穩定性起了很大作用。
6、電阻
電阻也是採用貼片式設計，一般好的內存條電阻的分布規劃也很整齊合理。
7、內存固定卡缺口：內存插到主板上後，主板上的內存插槽會有兩個夾子牢固的扣住內存，這個缺口便是用於固定內存用的。
8、內存腳缺口
內存的腳上的缺口一是用來防止內存插反的（只有一側有），二是用來區分不同的內存，以前的SDRAM內存條是有兩個缺口的，而DDR則只有一個缺口，不能混插。
9、SPD
SPD是一個八腳的小晶元，它實際上是一個EEPROM可擦寫存貯器，這的容量有256位元組，可以寫入一點信息，這信息中就可以包括內存的標准工作狀態、速度、響應時間等，以協調計算機系統更好的工作。從PC100時代開始，PC100規准中就規定符合PC100標準的內存條必須安裝SPD，而且主板也可以從SPD中讀取到內存的信息，並按SPD的規定來使內存獲得最佳的工作環境。
㈣ 半導體的作用是啥
以非晶態半導體材料為主體製成的固態電子器件。非晶態半導體雖然在整體上分子排列無序，但是仍具有單晶體的微觀結構，因此具有許多特殊的性質。1975年，英國W.G.斯皮爾在輝光放電分解硅烷法制備的非晶硅薄膜中摻雜成功，使非晶硅薄膜的電阻率變化10個數量級，促進非晶態半導體器件的開發和應用。同單晶材料相比，非晶態半導體材料制備工藝簡單，對襯底結構無特殊要求，易於大面積生長，摻雜後電阻率變化大，可以製成多種器件。非晶硅太陽能電池吸收系數大，轉換效率高，面積大，已應用到計算器、電子表等商品中。非晶硅薄膜場效應管陣列可用作大面積液晶平面顯示屏的定址開關。利用某些硫系非晶態半導體材料的結構轉變來記錄和存儲光電信息的器件已應用於計算機或控制系統中。利用非晶態薄膜的電荷存儲和光電導特性可製成用於靜態圖像光電轉換的靜電復印機感光體和用於動態圖像光電轉換的電視攝像管的靶面。
具有半導體性質的非晶態材料。非晶態半導體是半導體的一個重要部分。50年代B.T.科洛米耶茨等人開始了對硫系玻璃的研究，當時很少有人注意，直到1968年S.R.奧弗申斯基關於用硫系薄膜製作開關器件的專利發表以後，才引起人們對非晶態半導體的興趣。1975年W.E.斯皮爾等人在硅烷輝光放電分解制備的非晶硅中實現了摻雜效應，使控制電導和製造PN結成為可能，從而為非晶硅材料的應用開辟了廣闊的前景。在理論方面，P.W.安德森和莫脫，N.F.建立了非晶態半導體的電子理論，並因而榮獲1977年的諾貝爾物理學獎。目前無論在理論方面，還是在應用方面，非晶態半導體的研究正在很快地發展著。
分類 目前主要的非晶態半導體有兩大類。
硫系玻璃。含硫族元素的非晶態半導體。例如As-Se、As-S，通常的制備方法是熔體冷卻或汽相沉積。
四面體鍵非晶態半導體。如非晶Si、Ge、GaAs等，此類材料的非晶態不能用熔體冷卻的辦法來獲得，只能用薄膜淀積的辦法(如蒸發、濺射、輝光放電或化學汽相淀積等)，只要襯底溫度足夠低，淀積的薄膜就是非晶態結構。四面體鍵非晶態半導體材料的性質，與制備的工藝方法和工藝條件密切相關。圖1 不同方法制備非晶硅的光吸收系數 給出了不同制備工藝的非晶硅光吸收系數譜，其中a、b制備工藝是硅烷輝光放電分解，襯底溫度分別為500K和300K，c制備工藝是濺射，d制備工藝為蒸發。非晶硅的導電性質和光電導性質也與制備工藝密切相關。其實，硅烷輝光放電法制備的非晶硅中，含有大量H，有時又稱為非晶的硅氫合金；不同工藝條件，氫含量不同，直接影響到材料的性質。與此相反，硫系玻璃的性質與制備方法關系不大。圖2 汽相淀積濺射薄膜和熔體急冷成塊體AsSeTe的光吸收系數譜 給出了一個典型的實例，用熔體冷卻和濺射的辦法制備的AsSeTe樣品，它們的光吸收系數譜具有相同的曲線。
非晶態半導體的電子結構 非晶態與晶態半導體具有類似的基本能帶結構，也有導帶、價帶和禁帶(見固體的能帶)。材料的基本能帶結構主要取決於原子附近的狀況，可以用化學鍵模型作定性的解釋。以四面體鍵的非晶Ge、Si為例，Ge、Si中四個價電子經sp雜化，近鄰原子的價電子之間形成共價鍵，其成鍵態對應於價帶；反鍵態對應於導帶。無論是Ge、Si的晶態還是非晶態，基本結合方式是相同的，只是在非晶態中鍵角和鍵長有一定程度的畸變，因而它們的基本能帶結構是相類似的。然而，非晶態半導體中的電子態與晶態比較也有著本質的區別。晶態半導體的結構是周期有序的，或者說具有平移對稱性，電子波函數是布洛赫函數，波矢是與平移對稱性相聯系的量子數，非晶態半導體不存在有周期性， 不再是好的量子數。晶態半導體中電子的運動是比較自由的，電子運動的平均自由程遠大於原子間距；非晶態半導體中結構缺陷的畸變使得電子的平均自由程大大減小，當平均自由程接近原子間距的數量級時，在晶態半導體中建立起來的電子漂移運動的概念就變得沒有意義了。非晶態半導體能帶邊態密度的變化不像晶態那樣陡，而是拖有不同程度的帶尾(如圖3 非晶態半導體的態密度與能量的關系 所示)。非晶態半導體能帶中的電子態分為兩類：一類稱為擴展態，另一類為局域態。處在擴展態的每個電子，為整個固體所共有，可以在固體整個尺度內找到；它在外場中運動類似於晶體中的電子；處在局域態的每個電子基本局限在某一區域，它的狀態波函數只能在圍繞某一點的一個不大尺度內顯著不為零，它們需要靠聲子的協助，進行跳躍式導電。在一個能帶中，帶中心部分為擴展態，帶尾部分為局域態，它們之間有一分界處，如圖4 非晶態半導體的擴展態、局域態和遷移率邊 中的和，這個分界處稱為遷移率邊。1960年莫脫首先提出了遷移率邊的概念。如果把遷移率看成是電子態能量的函數，莫脫認為在分界處和存在有遷移率的突變。局域態中的電子是跳躍式導電的，依靠與點陣振動交換能量，從一個局域態跳到另一個局域態，因而當溫度趨向0K時，局域態電子遷移率趨於零。擴展態中電子導電類似於晶體中的電子，當趨於0K時，遷移率趨向有限值。莫脫進一步認為遷移率邊對應於電子平均自由程接近於原子間距的情況，並定義這種情況下的電導率為最小金屬化電導率。然而，目前圍繞著遷移率邊和最小金屬化電導率仍有爭論。
缺陷 非晶態半導體與晶態相比較，其中存在大量的缺陷。這些缺陷在禁帶之中引入一系列局域能級，它們對非晶態半導體的電學和光學性質有著重要的影響。四面體鍵非晶態半導體和硫系玻璃，這兩類非晶態半導體的缺陷有著顯著的差別。
非晶硅中的缺陷主要是空位、微空洞。硅原子外層有四個價電子，正常情況應與近鄰的四個硅原子形成四個共價鍵。存在有空位和微空洞使得有些硅原子周圍四個近鄰原子不足，而產生一些懸掛鍵，在中性懸掛鍵上有一個未成鍵的電子。懸掛鍵還有兩種可能的帶電狀態：釋放未成鍵的電子成為正電中心，這是施主態；接受第二個電子成為負電中心，這是受主態。它們對應的能級在禁帶之中，分別稱為施主和受主能級。因為受主態表示懸掛鍵上有兩個電子占據的情況，兩個電子間的庫侖排斥作用，使得受主能級位置高於施主能級，稱為正相關能。因此在一般情況下，懸掛鍵保持只有一個電子占據的中性狀態，在實驗中觀察到懸掛鍵上未配對電子的自旋共振。1975年斯皮爾等人利用硅烷輝光放電的方法，首先實現非晶硅的摻雜效應，就是因為用這種辦法制備的非晶硅中含有大量的氫，氫與懸掛鍵結合大大減少了缺陷態的數目。這些缺陷同時是有效的復合中心。為了提高非平衡載流子的壽命，也必須降低缺陷態密度。因此，控制非晶硅中的缺陷，成為目前材料制備中的關鍵問題之一。
硫系玻璃中缺陷的形式不是簡單的懸掛鍵，而是「換價對」。最初，人們發現硫系玻璃與非晶硅不同，觀察不到缺陷態上電子的自旋共振，針對這表面上的反常現象，莫脫等人根據安德森的負相關能的設想，提出了MDS模型。當缺陷態上占據兩個電子時，會引起點陣的畸變，若由於畸變降低的能量超過電子間庫侖排斥作用能，則表現出有負的相關能，這就意味著受主能級位於施主能級之下。用 D、D、D 分別代表缺陷上不佔有、佔有一個、佔有兩個電子的狀態，負相關能意味著：
2D —→ D+D
是放熱的。因而缺陷主要以D、D形式存在，不存在未配對電子，所以沒有電子的自旋共振。不少人對D、D、D缺陷的結構作了分析。以非晶態硒為例，硒有六個價電子，可以形成兩個共價鍵，通常呈鏈狀結構，另外有兩個未成鍵的 p電子稱為孤對電子。在鏈的端點處相當於有一個中性懸掛鍵，這個懸掛鍵很可能發生畸變，與鄰近的孤對電子成鍵並放出一個電子(形成D)，放出的電子與另一懸掛鍵結合成一對孤對電子(形成D)，如圖 5 硫系玻璃的換價對 所示。因此又稱這種D、D為換價對。由於庫侖吸引作用，使得D、D通常是成對地緊密靠在一起，形成緊密換價對。硫系玻璃中成鍵方式只要有很小變化就可以形成一組緊密換價對，如圖6 換價對的自增強效應 所示，它只需很小的能量，有自增強效應，因而這種缺陷的濃度通常是很高的。利用換價對模型可以解釋硫屬非晶態半導體的光致發光光譜、光致電子自旋共振等一系列實驗現象。
應用 非晶態半導體在技術領域中的應用存在著很大的潛力，非晶硫早已廣泛應用在復印技術中，由S.R.奧夫辛斯基首創的 As-Te-Ge-Si系玻璃半導體製作的電可改寫主讀存儲器已有商品生產，利用光脈沖使碲微晶薄膜玻璃化這種性質製作的光存儲器正在研製之中。對於非晶硅的應用目前研究最多的是太陽能電池。非晶硅比晶體硅制備工藝簡單，易於做成大面積，非晶硅對於太陽光的吸收效率高，器件只需大約1微米厚的薄膜材料，因此，可望做成一種廉價的太陽能電池，現已受到能源專家的重視。最近已有人試驗把非晶硅場效應晶體管用於液晶顯示和集成電路。
㈤ 32位色彩 儲存格式
32位色彩 儲存格式
（1）RGBA 儲存方式
A8R8G8B8 -- 這是32位色彩 儲存格式
A8 -- Alpha (煙霧透明度) 8 bits
R8 -- Red (紅色）8 bits
G8 -- Green (綠色）8 bits
B8 -- Blue (藍色）8 bits
X8R8G8B8 -- 這是24位色彩 儲存格式
X8 -- （不使用） 8 bits
R8 -- Red (紅色）8 bits
G8 -- Green (綠色）8 bits
B8 -- Blue (藍色）8 bits
24位色彩照樣 消耗 32 bits，其中有 8 bits 空閑。
RGBA 或ARGB 或BGRA，他們在存儲單元里的排列順序沒有統一規定。
（2）顏色指數存儲方式
顏色品種不多時可以用。
用 顏色指數 也就是 調色盤的方式。
調色盤個數可以按顏色種類需要決定。例如 200 種顏色。
另外有個顏色表，你可以通過顏色表自由定義 這 200 種 顏色。
pixel的顏色 用 顏色在 序號表裡的序號區分（就是所謂的顏色指數），具體顯示時去查 32位色彩定義。
顏色定義和存儲，是程序問題，軟體問題。你的硬體圖形卡和圖形顯示加速器不一定支持。所以一般人還在用 24 位。
㈥ 為什麼列印機列印時會丟字
列印機列印時偶爾出現丟字，先應排除是因為電腦問題造成的，可以將這台列印機連接到其它電腦列印試試，如果也出現丟字現象，就說明列印機的確存在問題，如果使用其它電腦列印正常，就是這台電腦有問題，比如列印機驅動安裝不正常，電腦在執行列印時出現系統錯誤等等。如果是列印機本身問題，應檢查它與電腦連接的數據線是否正常，可以換一條數據線試試，列印機電源線是否接觸良好，電源線如果存在接觸不良，會造成列印機內部電源不穩定，電源的瞬間掉電，會造成正在列印的位置丟字（因為沒有數據信號，列印頭不工作，但是電機是有慣性的，會移動列印位置，造成有空位），在就是與列印機本身內部的存儲器（內存）、控制晶元有關了，這是使用者解決不了的問題，這只能請生產廠家檢修了。
㈦ 請問行車記錄儀可以接到哪個保險上
一、行車記錄儀可以接保險盒，而且是安全的。保險盒供電：走線長但隱蔽，可以接保險盒ACC供電，用保險片並接地線，安全性較好，沒有隱患。
二、ACC供電：指在汽車還沒有發動之前，如果有鑰匙ACC檔，只要將鑰匙撥到這個位置，一些用電不太大的設備，比如：收音機，點煙器等就通電。當汽車熄火後，ACC斷電。
選擇保險盒供電的好處:
1、保險盒取電走線隱藏、美觀實用。
2、不佔用點煙器或者USB口。
3、接ACC供電，實現點火啟動、熄火關閉。
4、用保險片並接地線，安全性好。
(7)空位存儲器擴展閱讀：
裝配方式
行車記錄儀主要分為便攜性行車記錄儀與後裝車機一體式DVD行車記錄儀兩大類，其中便攜性行車記錄儀又分為後視鏡行車記錄儀與數據行車記錄儀，這類記錄儀具有隱蔽性好、安裝方便、可拆卸更換、成本低、使用簡單等特點。
而後裝車機一體式DVD行車記錄儀一般是專車專用，又分為前裝和後裝兩種，安裝這種記錄儀成本較高，改裝難度較大，但是安裝之後可以保持車內環境的美觀，此外，也有部分豪華車型在出廠時已經安裝了行車記錄儀。
㈧ 模擬電路與數字電路的目錄
上篇模擬部分
第1章半導體器件1
1.1半導體基礎知識1
半導體器件（semiconctor device）通常，這些半導體材料是硅、鍺或砷化鎵，可用作整流器、振盪器、發光器、放大器、測光器等器材。為了與集成電路相區別，有時也稱為分立器件。
絕大部分二端器件（即晶體二極體）的基本結構是一個PN結。利用不同的半導體材料、採用不同的工藝和幾何結構，已研製出種類繁多、功能用途各異的多種晶體二極，可用來產生、控制、接收、變換、放大信 號和進行能量轉換。晶體二極體的頻率覆蓋范圍可從低頻、高頻、微波、毫米波、紅外直至光波。三端器件一 般是有源器件，典型代表是各種晶體管（又稱晶體三極體）。晶體管又可以分為雙極型晶體管和場效應晶體管兩 類。根據用途的不同，晶體管可分為功率晶體管微波晶體管和低雜訊晶體管。除了作為放大、振盪、開關用的 一般晶體管外，還有一些特殊用途的晶體管，如光晶體管、磁敏晶體管，場效應感測器等。這些器件既能把一些 環境因素的信息轉換為電信號，又有一般晶體管的放大作用得到較大的輸出信號。此外，還有一些特殊器件，如單結晶體管可用於產生鋸齒波，可控硅可用於各種大電流的控制電路，電荷耦合器件可用作攝橡器件或信息存 儲器件等。在通信和雷達等軍事裝備中，主要靠高靈敏度、低雜訊的半導體接收器件接收微弱信號。隨著微波 通信技術的迅速發展，微波半導件低雜訊器件發展很快，工作頻率不斷提高，而雜訊系數不斷下降。微波半導體 器件由於性能優異、體積小、重量輕和功耗低等特性，在防空反導、電子戰、C（U3）I等系統中已得到廣泛的應用 。
1.1.1本徵半導體1
本徵半導體（intrinsic semiconctor)
完全不含雜質且無晶格缺陷的純凈半導體稱為本徵半導體。實際半導體不能絕對地純凈，本徵半導體一般是指導電主要由材料的本徵激發決定的純凈半導體。更通俗地講，完全純凈的半導體稱為本徵半導體或I型半導體。硅和鍺都是四價元素，其原子核最外層有四個價電子。它們都是由同一種原子構成的「單晶體」，屬於本徵半導體。
在絕對零度溫度下，半導體的價帶（valence band）是滿帶（見能帶理論），受到光電注入或熱激發後，價帶中的部分電子會越過禁帶（forbidden band/band gap）進入能量較高的空帶，空帶中存在電子後成為導帶（conction band），價帶中缺少一個電子後形成一個帶正電的空位，稱為空穴（hole），導帶中的電子和價帶中的空穴合稱為電子－空穴對。上述產生的電子和空穴均能自由移動，成為自由載流子（free carrier），它們在外電場作用下產生定向運動而形成宏觀電流，分別稱為電子導電和空穴導電。這種由於電子－空穴對的產生而形成的混合型導電稱為本徵導電。導帶中的電子會落入空穴，使電子－空穴對消失，稱為復合（recombination）。復合時產生的能量以電磁輻射（發射光子photon）或晶格熱振動（發射聲子phonon）的形式釋放。在一定溫度下，電子－空穴對的產生和復合同時存在並達到動態平衡，此時本徵半導體具有一定的載流子濃度，從而具有一定的電導率。加熱或光照會使半導體發生熱激發或光激發，從而產生更多的電子－空穴對，這時載流子濃度增加，電導率增加。半導體熱敏電阻和光敏電阻等半導體器件就是根據此原理製成的。常溫下本徵半導體的電導率較小，載流子濃度對溫度變化敏感，所以很難對半導體特性進行控制，因此實際應用不多。
本徵半導體特點：電子濃度=空穴濃度
缺點：載流子少，導電性差，溫度穩定性差！
1.1.2本徵激發和兩種載流子2
1.1.3雜質半導體2
定義
在本徵半導體中摻入某些微量元素作為雜質，可使半導體的導電性發生顯著變化。摻入的雜質主要是三價或五價元素。摻入雜質的本徵半導體稱為雜質半導體。制備雜質半導體時一般按百萬分之一數量級的比例在本徵半導體中摻雜。
基本原理
半導體中的雜質對電導率的影響非常大，本徵半導體經過摻雜就形成雜質半導體，一般可分為N型半導體和P型半導體。
半導體中摻入微量雜質時，雜質原子附近的周期勢場受到干擾並形成附加的束縛狀態，在禁帶中產生附加的雜質能級。能提供電子載流子的雜質稱為施主(Donor)雜質，相應能級稱為施主能級，位於禁帶上方靠近導帶底附近。例如四價元素鍺或硅晶體中摻入五價元素磷、砷、銻等雜質原子時，雜質原子作為晶格的一分子，其五個價電子中有四個與周圍的鍺（或硅）原子形成共價鍵，多餘的一個電子被束縛於雜質原子附近，產生類氫淺能級—施主能級。施主能級上的電子躍遷到導帶所需能量比從價帶激發到導帶所需能量小得多，很易激發到導帶成為電子載流子，因此對於摻入施主雜質的半導體，導電載流子主要是被激發到導帶中的電子，屬電子導電型，稱為N型半導體。由於半導體中總是存在本徵激發的電子空穴對，所以在n型半導體中電子是多數載流子，空穴是少數載流子。
相應地，能提供空穴載流子的雜質稱為受主(Acceptor)雜質，相應能級稱為受主能級，位於禁帶下方靠近價帶頂附近。例如在鍺或硅晶體中摻入微量三價元素硼、鋁、鎵等雜質原子時，雜質原子與周圍四個鍺（或硅）原子形成共價結合時尚缺少一個電子，因而存在一個空位，與此空位相應的能量狀態就是受主能級。由於受主能級靠近價帶頂，價帶中的電子很容易激發到受主能級上填補這個空位，使受主雜質原子成為負電中心。同時價帶中由於電離出一個電子而留下一個空位，形成自由的空穴載流子，這一過程所需電離能比本徵半導體情形下產生電子空穴對要小得多。因此這時空穴是多數載流子，雜質半導體主要靠空穴導電，即空穴導電型，稱為p型半導體。在P型半導體中空穴是多數載流子，電子是少數載流子。在半導體器件的各種效應中，少數載流子常扮演重要角色。
1.1.4PN結4
PN結（PN junction）。採用不同的摻雜工藝，通過擴散作用，將P型半導體與N型半導體製作在同一塊半導體（通常是硅或鍺）基片上，在它們的交界面就形成空間電荷區稱PN結。PN結具有單向導電性。P是positive的縮寫，N是negative的縮寫，表明正荷子與負荷子起作用的特點。一塊單晶半導體中 ，一部分摻有受主雜質是P型半導體，另一部分摻有施主雜質是N型半導體時 ，P 型半導體和N型半導體的交界面附近的過渡區稱為PN結。PN結有同質結和異質結兩種。用同一種半導體材料製成的 PN 結叫同質結 ，由禁帶寬度不同的兩種半導體材料製成的PN結叫異質結。
1.2二極體7
二極體又稱晶體二極體,簡稱二極體(diode)，另外，還有早期的真空電子二極體；它是一種具有單向傳導電流的電子器件。在半導體二極體內部有一個PN結兩個引線端子，這種電子器件按照外加電壓的方向，具備單向電流的轉導性。一般來講，晶體二極體是一個由p型半導體和n型半導體燒結形成的p-n結界面。在其界面的兩側形成空間電荷層，構成自建電場。當外加電壓等於零時，由於p-n 結兩邊載流子的濃度差引起擴散電流和由自建電場引起的漂移電流相等而處於電平衡狀態，這也是常態下的二極體特性。
1.2.1二極體的幾種常見結構7
1.2.2二極體的伏-安特性7
1.2.3二極體的主要參數8
1.2.4二極體極性的簡易判別法8
1.2.5二極體的等效電路9
*1.3二極體的基本應用電路9
1.3.1二極體整流電路9
1.3.2橋式整流電路10
1.3.3倍壓整流電路11
1.3.4限幅電路12
1.3.5與門電路12
*1.4穩壓管13
穩壓二極體（又叫齊納二極體）,此二極體是一種直到臨界反向擊穿電壓前都具有很高電阻的半導體器件。
1.4.1穩壓管的結構和特性曲線13
1.4.2穩壓管的主要參數14
1.5其他類型的二極體15
1.5.1發光二極體15
1.5.2光電二極體16
1.6三極體16
半導體三極體又稱「晶體三極體」或「晶體管」。在半導體鍺或硅的單晶上制備兩個能相互影響的PN結，組成一個PNP（或NPN）結構。中間的N區（或P區）叫基區，兩邊的區域叫發射區和集電區，這三部分各有一條電極引線，分別叫基極B、發射極E和集電極C，是能起放大、振盪或開關等作用的半導體電子器件。
1.6.1三極體的結構及類型16
1.6.2三極體的電流放大作用17
1.6.3三極體的共射特性曲線19
1.6.4三極體的主要參數21
1.7場效應管23
場效應晶體管（Field Effect Transistor縮寫(FET)）簡稱場效應管。由多數載流子參與導電，也稱為單極型晶體管。它屬於電壓控制型半導體器件。具有輸入電阻高（10^8～10^9Ω）、雜訊小、功耗低、動態范圍大、易於集成、沒有二次擊穿現象、安全工作區域寬等優點，現已成為雙極型晶體管和功率晶體管的強大競爭者。
1.7.1結型場效應管的類型和構造23
1.7.2絕緣柵型場效應管的類型和構造26
1.7.3場效應管的主要參數30
本章小結31
習題31
第2章基本放大電路34
2.1共發射極放大電路34
2.1.1電路的組成34
2.1.2放大電路的直流通路和交流通路35
2.1.3共發射極電路圖解分析法35
2.1.4微變等效電路分析法39
2.2放大電路的分析44
2.2.1穩定工作點的必要性44
2.2.2工作點穩定的典型電路44
2.2.3復合管放大電路47
2.3共集電極電壓放大器48
2.4共基極電壓放大器50
2.5多級放大器51
2.5.1阻容耦合電壓放大器52
*2.5.2共射-共基放大器53
2.5.3直接耦合電壓放大器55
2.6差動放大器57
2.6.1電路組成57
2.6.2靜態分析59
2.6.3動態分析59
2.6.4差動放大器輸入、輸出的4種組態61
2.7放大器的頻響特性64
2.7.1三極體高頻等效模型64
2.7.2三極體電流放大倍數的頻率響應66
2.7.3單管共射放大電路的頻響特性68
2.8場效應管基本放大電路74
2.8.1電路的組成74
2.8.2場效應管與三極體的比較77
2.9功率放大電路77
2.9.1概述77
2.9.2甲類功率放大電路78
2.9.3乙類推挽功率放大電路79
本章小結81
習題82
第3章集成運算放大器89
3.1概述89
集成運算放大器（Integrated Operational Amplifier）簡稱集成運放，是由多級直接耦合放大電路組成的高增益模擬集成電路。它的增益高（可達60~180dB），輸入電阻大（幾十千歐至百萬兆歐），輸出電阻低（幾十歐），共模抑制比高（60~170dB），失調與飄移小，而且還具有輸入電壓為零時輸出電壓亦為零的特點，適用於正，負兩種極性信號的輸入和輸出。
模擬集成電路一般是由一塊厚約0.2~0.25mm的P型矽片製成，這種矽片是集成電路的基片。基片上可以做出包含有數十個或更多的BJT或FET、電阻和連接導線的電路。
運算放大器除具有+、-輸入端和輸出端外，還有+、-電源供電端、外接補償電路端、調零端、相位補償端、公共接地端及其他附加端等。它的閉環放大倍數取決於外接反饋電阻，這給使用帶來很大方便。
3.1.1集成運放電路的特點89
3.1.2集成運放電路的組成框圖89
3.2電流源電路90
3.2.1基本電流源電路91
*3.2.2以電流源為有源負載的放大器92
3.3集成運放原理電路和理想運放的參數92
3.3.1集成運放原理電路分析92
3.3.2集成運放的主要參數93
3.4理想集成運放的參數和工作區94
3.4.1理想運放的性能指標95
3.4.2理想運放在不同工作區的特徵95
3.5基本運算電路96
3.5.1比例運算電路97
3.5.2加減運算電路100
3.5.3積分和微分運算電路103
3.5.4對數和指數(反對數)運算電路104
本章小結105
習題106
第4章正弦波振盪電路111
4.1概述111
4.2正弦波振盪電路的基本原理111
4.2.1正弦波振盪電路的振盪條件111
4.2.2振盪電路的基本組成、分類及分析方法113
4.3LC振盪電路113
4.3.1互感耦合振盪電路114
4.3.2三點式振盪電路114
4.4RC振盪電路116
4.4.1RC相移振盪電路116
4.4.2文氏橋振盪電路117
4.5石英晶體振盪電路118
本章小結120
習題121
下篇數字部分
第5章數字邏輯基礎122
用數字信號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。現代的數字電路由半導體工藝製成的若干數字集成器件構造而成。邏輯門是數字邏輯電路的基本單元。存儲器是用來存儲二值數據的數字電路。從整體上看，數字電路可以分為組合邏輯電路和時序邏輯電路兩大類。
5.1數制與BCD碼122
5.1.1數制122
5.1.2幾種簡單的編碼125
5.2邏輯代數基礎126
邏輯運算又稱布爾運算布爾用數學方法研究邏輯問題，成功地建立了邏輯演算。他用等式表示判斷，把推理看作等式的變換。這種變換的有效性不依賴人們對符號的解釋，只依賴於符號的組合規律 。這一邏輯理論人們常稱它為布爾代數。20世紀30年代，邏輯代數在電路系統上獲得應用，隨後，由於電子技術與計算機的發展，出現各種復雜的大系統，它們的變換規律也遵守布爾所揭示的規律。邏輯運算 (logical operators) 通常用來測試真假值。最常見到的邏輯運算就是循環的處理，用來判斷是否該離開循環或繼續執行循環內的指令。
5.2.1與運算126
5.2.2或運算127
5.2.3非運算128
5.2.4復合運算129
5.2.5正邏輯和負邏輯130
5.3邏輯代數的基本關系式和常用公式131
5.3.1邏輯代數的基本關系式131
5.3.2基本定律132
5.3.3常用的公式133
5.3.4基本定理134
5.4邏輯函數的表示方法135
5.4.1邏輯函數的表示方法135
5.4.2邏輯函數的真值表表示法135
5.4.3邏輯函數式136
5.4.4邏輯圖138
5.4.5工作波形圖138
5.5邏輯函數式的化簡139
5.5.1公式化簡法139
5.5.2邏輯函數的卡諾圖化簡法140
5.5.3具有無關項的邏輯函數的化簡145
5.6研究邏輯函數的兩類問題146
5.6.1給定電路分析功能146
5.6.2給定邏輯問題設計電路148
本章小結150
習題151
第6章門電路154
6.1概述154
邏輯門（Logic Gates)是在集成電路(Integrated Circuit)上的基本組件。簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之後產生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括「與」門，「或」門，「非」門，「異或」門(Exclusive OR gate)（也稱：互斥或）等等。邏輯門可以組合使用實現更為復雜的邏輯運算。
6.2分立元件門電路155
6.2.1二極體與門電路155
6.2.2二極體或門電路156
6.2.3三極體非門電路156
6.3TTL集成門電路158
6.3.1TTL非門電路158
6.3.2TTL與非門及或非門電路161
6.3.3集電極開路的門電路163
6.3.4三態門電路165
6.4CMOS門電路168
6.4.1CMOS反相器電路的組成和工作原理168
6.4.2CMOS與非門電路的組成和工作原理169
6.4.3CMOS或非門電路的組成和工作原理169
6.4.4CMOS傳輸門電路的組成和工作原理171
6.5集成電路使用知識簡介172
6.5.1國產集成電路型號的命名法172
6.5.2集成門電路的主要技術指標172
6.5.3多餘輸入腳的處理173
6.5.4TTL與CMOS的介面電路173
本章小結175
習題175
第7章組合邏輯電路178
7.1概述178
組合邏輯電路是指在任何時刻，輸出狀態只決定於同一時刻各輸入狀態的組合，而與電路以前狀態無關，而與其他時間的狀態無關。其邏輯函數如下：
Li=f（A1，A2，A3……An） (i=1，2，3…m)
其中，A1~An為輸入變數，Li為輸出變數。
組合邏輯電路的特點歸納如下：
① 輸入、輸出之間沒有返饋延遲通道；
② 電路中無記憶單元。
對於第一個邏輯表達公式或邏輯電路，其真值表可以是惟一的，但其對應的邏輯電路或邏輯表達式可能有多種實現形式，所以，一個特定的邏輯問題，其對應的真值表是惟一的，但實現它的邏輯電路是多種多樣的。在實際設計工作中，如果由於某些原因無法獲得某些門電路，可以通過變換邏輯表達式變電路，從而能使用其他器件來代替該器件。同時，為了使邏輯電路的設計更簡潔，通過各方法對邏輯表達式進行化簡是必要的。組合電路可用一組邏輯表達式來描述。設計組合電路直就是實現邏輯表達式。要求在滿足邏輯功能和技術要求基礎上，力求使電路簡單、經濟、可靠、實現組合邏輯函數的途徑是多種多樣的，可採用基本門電路，也可採用中、大規模集成電路。其一般設計步驟為：
① 分析設計要求，列真值表；
② 進行邏輯和必要變換。得出所需要的最簡邏輯表達式；
③ 畫邏輯圖。
7.1.1組合邏輯電路的特點178
7.1.2組合邏輯電路的分析和設計方法178
7.2常用組合邏輯電路179
7.2.1編碼器179
編碼器（encoder）是將信號（如比特流）或數據進行編制、轉換為可用以通訊、傳輸和存儲的信號形式的設備。編碼器把角位移或直線位移轉換成電信號，前者稱為碼盤，後者稱為碼尺。按照讀出方式編碼器可以分為接觸式和非接觸式兩種；按照工作原理編碼器可分為增量式和絕對式兩類。增量式編碼器是將位移轉換成周期性的電信號，再把這個電信號轉變成計數脈沖，用脈沖的個數表示位移的大小。絕對式編碼器的每一個位置對應一個確定的數字碼，因此它的示值只與測量的起始和終止位置有關，而與測量的中間過程無關。
編碼器可按以下方式來分類。
1、按碼盤的刻孔方式不同分類
（1）增量型：就是每轉過單位的角度就發出一個脈沖信號(也有發正餘弦信號，
然後對其進行細分，斬波出頻率更高的脈沖)，通常為A相、B相、Z相輸出，A相、B相為相互延遲1/4周期的脈沖輸出，根據延遲關系可以區別正反轉，而且通過取A相、B相的上升和下降沿可以進行2或4倍頻；Z相為單圈脈沖，即每圈發出一個脈沖。
（2）絕對值型：就是對應一圈，每個基準的角度發出一個唯一與該角度對應二進制的數值，通過外部記圈器件可以進行多個位置的記錄和測量。
2、按信號的輸出類型分為：電壓輸出、集電極開路輸出、推拉互補輸出和長線驅動輸出。
3、以編碼器機械安裝形式分類
（1）有軸型：有軸型又可分為夾緊法蘭型、同步法蘭型和伺服安裝型等。
（2）軸套型：軸套型又可分為半空型、全空型和大口徑型等。
4、以編碼器工作原理可分為：光電式、磁電式和觸點電刷式
7.2.2優先編碼器181
7.2.3解碼器185
解碼器是組合邏輯電路的一個重要的器件，其可以分為：變數解碼和顯示解碼兩類。 變數解碼一般是一種較少輸入變為較多輸出的器件，一般分為2n解碼和8421BCD碼解碼兩類。 顯示解碼主要解決二進制數顯示成對應的十、或十六進制數的轉換功能，一般其可分為驅動LED和驅動LCD兩類。
解碼是編碼的逆過程，在編碼時，每一種二進制代碼，都賦予了特定的含義，即都表示了一個確定的信號或者對象。把代碼狀態的特定含義「翻譯」出來的過程叫做解碼，實現解碼操作的電路稱為解碼器。或者說，解碼器是可以將輸入二進制代碼的狀態翻譯成輸出信號，以表示其原來含義的電路。
根據需要，輸出信號可以是脈沖，也可以是高電平或者低電平。
7.2.4顯示解碼器189
7.2.5數據選擇器191
7.2.6加法器195
7.2.7數值比較器198
7.3組合邏輯電路中的競爭-冒險現象199
7.3.1競爭-冒險現象199
7.3.2競爭-冒險現象的判斷方法200
本章小結201
習題202
第8章觸發器和時序邏輯電路205
8.1概述205
8.2觸發器的電路結構與工作原理205
8.2.1基本RS觸發器205
8.2.2同步RS觸發器的電路結構與工作原理208
8.2.3主從RS觸發器的電路結構與工作原理209
8.2.4由CMOS傳輸門組成的邊沿觸發器213
8.3觸發器邏輯功能的描述方法214
8.3.1RS觸發器214
8.3.2JK觸發器215
8.3.3D觸發器216
8.3.4T觸發器216
8.3.5觸發器邏輯功能的轉換217
8.4時序邏輯電路的分析方法和設計方法219
8.4.1同步時序電路的分析方法219
8.4.2非同步時序邏輯電路的分析方法及舉例223
8.4.3同步時序電路的設計方法224
8.5常用的時序邏輯電路228
8.5.1寄存器和移位寄存器228
8.5.2同步計數器231
8.5.3移位寄存器型計數器244
8.6時序邏輯電路分析設計綜合例題246
本章小結248
習題249
第9章脈沖產生和整形電路253
9.1概述253
9.2555定時器的應用253
9.2.1555定時器的電路結構253
9.2.2用555定時器組成施密特觸發器255
9.2.3用555定時器組成單穩態電路256
9.2.4用555定時器組成多諧振盪器258
9.2.5555定時器的應用電路260
9.3石英晶體多諧振盪器262
9.4壓控振盪器263
本章小結264
習題264
第10章數/模和模/數轉換器266
10.1概述266
10.2數/模轉換器266
10.2.1權電阻網路D/A轉換器266
10.2.2倒T形電阻網路D/A轉換器268
10.3模/數轉換器269
10.3.1A/D轉換器的基本組成269
10.3.2直接A/D轉換器271
10.3.3間接A/D轉換器275
10.4A/D和D/A的使用參數276
10.4.1A/D和D/A的轉換精度276
10.4.2A/D和D/A的轉換速度277
本章小結277
習題277
第11章半導體存儲器和可編程邏輯器件279
11.1半導體存儲器279
11.1.1隻讀存儲器279
11.1.2ROM的擴展及應用281
11.1.3幾種常用的ROM283
11.2可編程邏輯器件284
11.2.1PLD的連接方式及基本門電路的PLD表示法285
11.2.2可編程陣列邏輯286
11.2.3可編程通用陣列邏輯器件的基本結構288
11.2.4在系統可編程邏輯器件290
11.3可編程邏輯器件的編程296
11.3.1PLD的開發系統296
11.3.2PLD編程的一般步驟297
11.4CPLD及FPGA簡介297
11.4.1CPLD及FPGA基本結構297
11.4.2FPGA/CPLD設計流程300
本章小結302
習題302
附錄A常用數字集成電路型號及引腳306
㈨ 主存和cache之間的映像方式有哪幾種
1．直接映像(Direct Mapping)
採用直接映像時，Cache的某一塊只能和固定的一些主存塊建立映像關系，主存的某一塊只能對應一個Cache塊。直接映像的優點是硬體簡單、成本低；缺點是不夠靈活，主存的若干塊只能對應惟一的Cache塊，即使Cache中還有空位，也不能利用。
2．全相聯映像(Associative Mapping)
採用全相聯映像時，Cache的某一塊可以和任一主存塊建立映像關系，而主存中某一塊也可以映像到(2ache中任一塊位置上。由於Cache的某一塊可 以和任一主存塊建立映像關系，所以Cache的標記部分必須記錄主存塊塊地址的全部信息。例如，主存分為2n塊，塊的地址為n位，標記也應為n位。 採用全相聯映像方式時，主存地址被理解為由兩部分組成：標記(主存塊號)和塊內地址。CPU 在訪問存儲器時，為了判斷是否命中，主存地址的標記部分需要和Cache的所有塊的標記進行比較。為了縮短比較的時間，將主存地址的標記部分和Cache 的所有塊的標記同時進行比較。如果命中，則按塊內地址訪問Cache中的命中塊(其標記與主存地址給出的標記相同)；如果未命中，則訪問主存。
全相聯映像的優點是靈活，Cache利用率高。缺點有兩個：一是標記位數增加了(需要記錄主存塊塊地址的全部信息)，使得Cache的電路規模變 大，成本變高；二是比較器難於設計和實現(通常採用「按內容定址的」相聯存儲器)。因此，只有小容量Cache才採用這種映像方式。
3．組相聯映像(Set Associative Mapping)
組相聯映像方式是介於直接映像和全相聯映像之間的一種折中方案。設Cache中共有m個塊，在採用組相聯映像方式時，將m個Cache塊分成u組(set)，每組k個塊(即m=u
×k)，組間直接映像，而組內全相聯映像。所謂組間直接映像，是指某組中的Cache塊只能與固定的一些主存塊建立映像關系。