⑴ 交換機埠緩存對視頻傳輸的影響
交換機埠緩存其實是交換晶元對於流量控制的種qos策略，正常我們配置一定的緩存值使報文在高負載的時候不造成丟包現象，緩存中有出口緩存和入口緩存，而且還有一個全局緩存，如果任意一個方向的緩存不夠的話都會造成丟包，所以視頻傳輸的要求是報文普遍較大，緩存必須較大，緩存太小會造成圖像傳輸不完整，出現卡頓或者畫面顯示不全
⑵ 哪位能幫忙講解一下交換機緩存的問題
現在的交換機轉發模式一般採用的是存儲轉發模式，緩存就是交換機存儲包的能力，比如：在半雙工模式下，碰撞會延遲包的發送時間，包就會戰時存儲在緩存裡面，就是buffer裡面，如果存滿，就會溢出，出現丟包現象。交換機的緩存是由其主IC性能決定的。至於第三個問題應該是埠緩存乘以埠數就是整機緩存能力，一般緩存是512bits
⑶ RAID卡的RAID卡的緩存
緩存（Cache）是RAID卡與外部匯流排交換數據的場所.
RAID卡先將數據傳送到緩存，再由緩存和外邊數據匯流排交換數據，它是RAID卡電路板上的一塊存儲晶元，與硬碟碟片相比，具有極快的存取速度，實際上就是相對低速的硬碟碟片與相對高速的外部設備(例如內存)之間的緩沖器。
緩存的大小與速度是直接關繫到RAID卡的實際傳輸速度的重要因素，大緩存能夠大幅度地提高數據命中率從而提高RAID卡整體性能。
(3)交換晶元共享緩存擴展閱讀：
作用具體體現在讀與寫兩個不同的方面：
作為寫，一般存儲陣列只要求數據寫到 Cache 就算完成了寫操作，當寫 Cache 的數據積累到一定程度，陣列才把數據刷到磁碟，這樣可以實現批量的寫入，所以，陣列的寫是非常快速的
至於 Cache 數據的保護，一般都依賴於鏡像與電池 ( 或者是 UPS) 。Cache 在讀數據方面的作用，當所要讀取的數據能在 Cache 中命中的話，將大大減少磁碟尋道所需要的時間，存儲的 Cache 大小對整個 I/O 性能的影響是非常大的。
⑷ 路由器交換結構的交換方式有哪些
路由器交換結構的交換方式有電報交換、分組交換、報文交換。
1、電報交換（面向連接）：
從通信資源的分配角度來看，交換是按照某種方式動態的分配傳輸線路的資源。要經過「建立連接（佔用通信資源）-->通話（一直佔用資源）-->釋放連接（歸還通信資源）」三個步驟的交換
特點：整個報文的比特流連續的從源點直達終點，好像是一個管道中傳送。
優點：實時性好。
缺點：在通話的全部時間內，通話的兩個用戶始終佔用端到端的通信資源。資源利用率低。
2、分組交換：
分組交換則採用存儲轉發技術。 在發送端，先把較長的報文劃分成較短的、固定長度的數據段。每一個數據段前面添加上首部構成分組(packet)。分組交換網以「分組」作為數據傳輸單元。 依次把各分組發送到接收端（假定接收端在左邊）。
分組首部：每一個分組的首部都含有地址（諸如目的地址和源地址）等控制信息。 分組交換網中的結點交換機根據收到的分組首部中的地址信息，把分組轉發到下一個結點交換機。每個分組在互聯網中獨立地選擇傳輸路徑。用這樣的存儲轉發方式，最後分組就能到達最終目的地。
接收端收到分組後剝去首部還原成報文。最後，在接收端把收到的數據恢復成為原來的報文。
特點：
（1）高效：在分組傳輸的過程中動態分配傳輸帶寬，對通信鏈路是逐段佔用。
（2）靈活：為每一個分組獨立地選擇最合適的轉發路由。
（3）迅速：以分組作為傳送單位，可以不先建立連接就能向其他主機發送分組。
（4）可靠：保證可靠性的網路協議；分布式多路由的分組交換網，使網路有很好的生存性。
缺點：
（1）分組在各結點存儲轉發時需要排隊，這就會造成一定的時延.
（2）分組必須攜帶的首部（裡面有必不可少的控制信息）也造成了一定的開銷。
3、報文交換：
利用存儲轉發原理，整個報文先傳送到相鄰結點，全部存儲下來之後查找轉發表，轉發到下一個結點。
若要連續傳送大量的數據，且其傳送時間遠大於連接建立時間，則電路交換的傳輸速率較快。
報文交換和分組交換不需要預先分配傳輸帶寬，在傳送突發數據時可提高整個網路的信道利用率。 由於一個分組的長度往往遠小於整個報文的長度，因此分組交換比報文交換的時延小，同時也具有更好的靈活性。
(4)交換晶元共享緩存擴展閱讀：
路由器體系構成：
路由器具有四個要素：輸入埠、輸出埠、交換開關、路由處理器和其他埠。輸入埠是物理鏈路和輸入包的進口處。埠通常由線卡提供，一塊線卡一般支持4、8或16個埠，一個輸入埠具有許多功能。
第一個功能是進行數據鏈路層的封裝和解封裝。
第二個功能是在轉發表中查找輸入包目的地址從而決定目的埠（稱為路由查找），路由查找可以使用一般的硬體來實現，或者通過在每塊線卡上嵌入一個微處理器來完成。
第三，為了提高QoS（服務質量），埠要對收到的包分成幾個預定義的服務級別。
第四，埠可能需要運行諸如SLIP（串列線網際協議）和PPP（點對點協議）這樣的數據鏈路級協議或者諸如PPTP（點對點隧道協議）這樣的網路級協議。
一旦路由查找完成，必須用交換開關將包送到其輸出埠。如果路由器是輸入端加隊列的，則有幾個輸入端共享同一個交換開關。這樣輸入埠的最後一項功能是參加對公共資源（如交換開關）的仲裁協議。
交換開關可以使用多種不同的技術來實現。迄今為止使用最多的交換開關技術是匯流排、交叉開關和共享存貯器。最簡單的開關使用一條匯流排來連接所有輸入和輸出埠，匯流排開關的缺點是其交換容量受限於匯流排的容量以及為共享匯流排仲裁所帶來的額外開銷。
交叉開關通過開關提供多條數據通路，具有N×N個交叉點的交叉開關可以被認為具有2N條匯流排。如果一個交叉是閉合，輸入匯流排上的數據在輸出匯流排上可用，否則不可用。交叉點的閉合與打開由調度器來控制，因此，調度器限制了交換開關的速度。
在共享存貯器路由器中，進來的包被存貯在共享存貯器中，所交換的僅是包的指針，這提高了交換容量，但是，開關的速度受限於存貯器的存取速度。盡管存貯器容量每18個月能夠翻一番，但存貯器的存取時間每年僅降低5%，這是共享存貯器交換開關的一個固有限制。
輸出埠在包被發送到輸出鏈路之前對包存貯，可以實現復雜的調度演算法以支持優先順序等要求。與輸入埠一樣，輸出埠同樣要能支持數據鏈路層的封裝和解封裝，以及許多較高級協議。
路由處理器計算轉發表實現路由協議，並運行對路由器進行配置和管理的軟體。同時，它還處理那些目的地址不在線卡轉發表中的包。
其他埠一般指控制埠，由於路由器本身不帶有輸入和終端顯示設備，但它需要進行必要的配置後才能正常使用，所以一般的路由器都帶有一個控制埠"Console"，用來與計算機或終端設備進行連接，通過特定的軟體來進行路由器的配置。
所有路由器都安裝了控制台埠，使用戶或管理員能夠利用終端與路由器進行通信，完成路由器配置。該埠提供了一個EIA/TIA-232非同步串列介面，用於在本地對路由器進行配置（首次配置必須通過控制台埠進行）。
參考資料來源：網路-電報交換
參考資料來源：網路-分組交換
參考資料來源：網路-報文交換
參考資料來源：網路-路由器
⑸ 網路中的緩存是什麼
CPU緩存（Cache Memory）位於CPU與內存之間的臨時存儲器，它的容量比內存小但交換速度快。在緩存中的數據是內存中的一小部分，但這一小部分是短時間內CPU即將訪問的，當CPU調用大量數據時，就可避開內存直接從緩存中調用，從而加快讀取速度。由此可見，在CPU中加入緩存是一種高效的解決方案，這樣整個內存儲器（緩存+內存）就變成了既有緩存的高速度，又有內存的大容量的存儲系統了。緩存對CPU的性能影響很大，主要是因為CPU的數據交換順序和CPU與緩存間的帶寬引起的。
緩存是為了解決CPU速度和內存速度的速度差異問題。內存中被CPU訪問最頻繁的數據和指令被復制入CPU中的緩存，這樣CPU就可以不經常到象「蝸牛」一樣慢的內存中去取數據了，CPU只要到緩存中去取就行了，而緩存的速度要比內存快很多。
這里要特別指出的是：
1.因為緩存只是內存中少部分數據的復製品，所以CPU到緩存中尋找數據時，也會出現找不到的情況（因為這些數據沒有從內存復制到緩存中去），這時CPU還是會到內存中去找數據，這樣系統的速度就慢下來了，不過CPU會把這些數據復制到緩存中去，以便下一次不要再到內存中去取。
2.因為隨著時間的變化，被訪問得最頻繁的數據不是一成不變的，也就是說，剛才還不頻繁的數據，此時已經需要被頻繁的訪問，剛才還是最頻繁的數據，現在又不頻繁了，所以說緩存中的數據要經常按照一定的演算法來更換，這樣才能保證緩存中的數據是被訪問最頻繁的。
緩存的工作原理
[編輯本段]
緩存的工作原理是當CPU要讀取一個數據時，首先從緩存中查找，如果找到就立即讀取並送給CPU處理；如果沒有找到，就用相對慢的速度從內存中讀取並送給CPU處理，同時把這個數據所在的數據塊調入緩存中，可以使得以後對整塊數據的讀取都從緩存中進行，不必再調用內存。
正是這樣的讀取機制使CPU讀取緩存的命中率非常高（大多數CPU可達90%左右），也就是說CPU下一次要讀取的數據90%都在緩存中，只有大約10%需要從內存讀取。這大大節省了CPU直接讀取內存的時間，也使CPU讀取數據時基本無需等待。總的來說，CPU讀取數據的順序是先緩存後內存。
一級緩存和二級緩存
[編輯本段]
為了分清這兩個概念，我們先了解一下RAM 。RAM和ROM相對的，RAM是掉電以後，其中的信息就消失那一種，ROM在掉電以後信息也不會消失那一種。
RAM又分兩種，一種是靜態RAM，SRAM；一種是動態RAM，DRAM。前者的存儲速度要比後者快得多，我們現在使用的內存一般都是動態RAM。
有的菜鳥就說了，為了增加系統的速度，把緩存擴大不就行了嗎，擴大的越大，緩存的數據越多，系統不就越快了嗎？緩存通常都是靜態RAM，速度是非常的快， 但是靜態RAM集成度低（存儲相同的數據，靜態RAM的體積是動態RAM的6倍）， 價格高（同容量的靜態RAM是動態RAM的四倍）， 由此可見，擴大靜態RAM作為緩存是一個非常愚蠢的行為， 但是為了提高系統的性能和速度，我們必須要擴大緩存， 這樣就有了一個折中的方法，不擴大原來的靜態RAM緩存，而是增加一些高速動態RAM做為緩存， 這些高速動態RAM速度要比常規動態RAM快，但比原來的靜態RAM緩存慢， 我們把原來的靜態ram緩存叫一級緩存，而把後來增加的動態RAM叫二級緩存。
一級緩存和二級緩存中的內容都是內存中訪問頻率高的數據的復製品（映射），它們的存在都是為了減少高速CPU對慢速內存的訪問。 通常CPU找數據或指令的順序是：先到一級緩存中找，找不到再到二級緩存中找，如果還找不到就只有到內存中找了。
緩存的技術發展
[編輯本段]
最早先的CPU緩存是個整體的，而且容量很低，英特爾公司從Pentium時代開始把緩存進行了分類。當時集成在CPU內核中的緩存已不足以滿足CPU的需求，而製造工藝上的限制又不能大幅度提高緩存的容量。因此出現了集成在與CPU同一塊電路板上或主板上的緩存，此時就把 CPU內核集成的緩存稱為一級緩存，而外部的稱為二級緩存。一級緩存中還分數據緩存（Data Cache，D-Cache）和指令緩存（Instruction Cache，I-Cache）。二者分別用來存放數據和執行這些數據的指令，而且兩者可以同時被CPU訪問，減少了爭用Cache所造成的沖突，提高了處理器效能。英特爾公司在推出Pentium 4處理器時，用新增的一種一級追蹤緩存替代指令緩存，容量為12KμOps，表示能存儲12K條微指令。
隨著CPU製造工藝的發展，二級緩存也能輕易的集成在CPU內核中，容量也在逐年提升。現在再用集成在CPU內部與否來定義一、二級緩存，已不確切。而且隨著二級緩存被集成入CPU內核中，以往二級緩存與CPU大差距分頻的情況也被改變，此時其以相同於主頻的速度工作，可以為CPU提供更高的傳輸速度。
二級緩存是CPU性能表現的關鍵之一，在CPU核心不變化的情況下，增加二級緩存容量能使性能大幅度提高。而同一核心的CPU高低端之分往往也是在二級緩存上有差異，由此可見二級緩存對於CPU的重要性。
CPU在緩存中找到有用的數據被稱為命中，當緩存中沒有CPU所需的數據時（這時稱為未命中），CPU才訪問內存。從理論上講，在一顆擁有二級緩存的CPU中，讀取一級緩存的命中率為80%。也就是說CPU一級緩存中找到的有用數據占數據總量的80%，剩下的20%從二級緩存中讀取。由於不能准確預測將要執行的數據，讀取二級緩存的命中率也在80%左右（從二級緩存讀到有用的數據占總數據的16%）。那麼還有的數據就不得不從內存調用，但這已經是一個相當小的比例了。目前的較高端的CPU中，還會帶有三級緩存，它是為讀取二級緩存後未命中的數據設計的—種緩存，在擁有三級緩存的CPU中，只有約5%的數據需要從內存中調用，這進一步提高了CPU的效率。
為了保證CPU訪問時有較高的命中率，緩存中的內容應該按一定的演算法替換。一種較常用的演算法是「最近最少使用演算法」（LRU演算法），它是將最近一段時間內最少被訪問過的行淘汰出局。因此需要為每行設置一個計數器，LRU演算法是把命中行的計數器清零，其他各行計數器加1。當需要替換時淘汰行計數器計數值最大的數據行出局。這是一種高效、科學的演算法，其計數器清零過程可以把一些頻繁調用後再不需要的數據淘汰出緩存，提高緩存的利用率。
CPU產品中，一級緩存的容量基本在4KB到64KB之間，二級緩存的容量則分為128KB、256KB、512KB、1MB、2MB、4MB等。一級緩存容量各產品之間相差不大，而二級緩存容量則是提高CPU性能的關鍵。二級緩存容量的提升是由CPU製造工藝所決定的，容量增大必然導致CPU內部晶體管數的增加，要在有限的CPU面積上集成更大的緩存，對製造工藝的要求也就越高。
現在主流的CPU二級緩存都在2MB左右，其中英特爾公司07年相繼推出了台式機用的4MB、6MB二級緩存的高性能CPU，不過價格也是相對比較高的，對於對配置要求不是太高的朋友，一般的2MB二級緩存的雙核CPU基本也可以滿足日常上網需要了。
⑹ 緩存是什麼
CPU緩存（Cache Memory）是位於CPU與內存之間的臨時存儲器，它的容量比內存小但交換速度快。在緩存中的數據是內存中的一小部分，但這一小部分是短時間內CPU即將訪問的，當CPU調用大量數據時，就可避開內存直接從緩存中調用，從而加快讀取速度。由此可見，在CPU中加入緩存是一種高效的解決方案，這樣整個內存儲器（緩存+內存）就變成了既有緩存的高速度，又有內存的大容量的存儲系統了。緩存對CPU的性能影響很大，主要是因為CPU的數據交換順序和CPU與緩存間的帶寬引起的。
緩存的工作原理是當CPU要讀取一個數據時，首先從緩存中查找，如果找到就立即讀取並送給CPU處理；如果沒有找到，就用相對慢的速度從內存中讀取並送給CPU處理，同時把這個數據所在的數據塊調入緩存中，可以使得以後對整塊數據的讀取都從緩存中進行，不必再調用內存。
正是這樣的讀取機制使CPU讀取緩存的命中率非常高（大多數CPU可達90%左右），也就是說CPU下一次要讀取的數據90%都在緩存中，只有大約10%需要從內存讀取。這大大節省了CPU直接讀取內存的時間，也使CPU讀取數據時基本無需等待。總的來說，CPU讀取數據的順序是先緩存後內存。
最早先的CPU緩存是個整體的，而且容量很低，英特爾公司從Pentium時代開始把緩存進行了分類。當時集成在CPU內核中的緩存已不足以滿足CPU的需求，而製造工藝上的限制又不能大幅度提高緩存的容量。因此出現了集成在與CPU同一塊電路板上或主板上的緩存，此時就把 CPU內核集成的緩存稱為一級緩存，而外部的稱為二級緩存。一級緩存中還分數據緩存（Data Cache，D-Cache）和指令緩存（Instruction Cache，I-Cache）。二者分別用來存放數據和執行這些數據的指令，而且兩者可以同時被CPU訪問，減少了爭用Cache所造成的沖突，提高了處理器效能。英特爾公司在推出Pentium 4處理器時，用新增的一種一級追蹤緩存替代指令緩存，容量為12KμOps，表示能存儲12K條微指令。
隨著CPU製造工藝的發展，二級緩存也能輕易的集成在CPU內核中，容量也在逐年提升。現在再用集成在CPU內部與否來定義一、二級緩存，已不確切。而且隨著二級緩存被集成入CPU內核中，以往二級緩存與CPU大差距分頻的情況也被改變，此時其以相同於主頻的速度工作，可以為CPU提供更高的傳輸速度。
二級緩存是CPU性能表現的關鍵之一，在CPU核心不變化的情況下，增加二級緩存容量能使性能大幅度提高。而同一核心的CPU高低端之分往往也是在二級緩存上有差異，由此可見二級緩存對於CPU的重要性。
CPU在緩存中找到有用的數據被稱為命中，當緩存中沒有CPU所需的數據時（這時稱為未命中），CPU才訪問內存。從理論上講，在一顆擁有二級緩存的CPU中，讀取一級緩存的命中率為80%。也就是說CPU一級緩存中找到的有用數據占數據總量的80%，剩下的20%從二級緩存中讀取。由於不能准確預測將要執行的數據，讀取二級緩存的命中率也在80%左右（從二級緩存讀到有用的數據占總數據的16%）。那麼還有的數據就不得不從內存調用，但這已經是一個相當小的比例了。目前的較高端的CPU中，還會帶有三級緩存，它是為讀取二級緩存後未命中的數據設計的—種緩存，在擁有三級緩存的CPU中，只有約5%的數據需要從內存中調用，這進一步提高了CPU的效率。
為了保證CPU訪問時有較高的命中率，緩存中的內容應該按一定的演算法替換。一種較常用的演算法是「最近最少使用演算法」（LRU演算法），它是將最近一段時間內最少被訪問過的行淘汰出局。因此需要為每行設置一個計數器，LRU演算法是把命中行的計數器清零，其他各行計數器加1。當需要替換時淘汰行計數器計數值最大的數據行出局。這是一種高效、科學的演算法，其計數器清零過程可以把一些頻繁調用後再不需要的數據淘汰出緩存，提高緩存的利用率。
CPU產品中，一級緩存的容量基本在4KB到64KB之間，二級緩存的容量則分為128KB、256KB、512KB、1MB、2MB等。一級緩存容量各產品之間相差不大，而二級緩存容量則是提高CPU性能的關鍵。二級緩存容量的提升是由CPU製造工藝所決定的，容量增大必然導致CPU內部晶體管數的增加，要在有限的CPU面積上集成更大的緩存，對製造工藝的要求也就越高。
雙核心CPU的二級緩存比較特殊，和以前的單核心CPU相比，最重要的就是兩個內核的緩存所保存的數據要保持一致，否則就會出現錯誤，為了解決這個問題不同的CPU使用了不同的辦法：
Intel雙核心處理器的二級緩存
目前Intel的雙核心CPU主要有Pentium D、Pentium EE、Core Duo三種，其中Pentium D、Pentium EE的二級緩存方式完全相同。Pentium D和Pentium EE的二級緩存都是CPU內部兩個內核具有互相獨立的二級緩存，其中，8xx系列的Smithfield核心CPU為每核心1MB，而9xx系列的Presler核心CPU為每核心2MB。這種CPU內部的兩個內核之間的緩存數據同步是依靠位於主板北橋晶元上的仲裁單元通過前端匯流排在兩個核心之間傳輸來實現的，所以其數據延遲問題比較嚴重，性能並不盡如人意。
Core Duo使用的核心為Yonah，它的二級緩存則是兩個核心共享2MB的二級緩存，共享式的二級緩存配合Intel的「Smart cache」共享緩存技術，實現了真正意義上的緩存數據同步，大幅度降低了數據延遲，減少了對前端匯流排的佔用，性能表現不錯，是目前雙核心處理器上最先進的二級緩存架構。今後Intel的雙核心處理器的二級緩存都會採用這種兩個內核共享二級緩存的「Smart cache」共享緩存技術。
AMD雙核心處理器的二級緩存
Athlon 64 X2 CPU的核心主要有Manchester和Toledo兩種，他們的二級緩存都是CPU內部兩個內核具有互相獨立的二級緩存，其中，Manchester核心為每核心512KB，而Toledo核心為每核心1MB。處理器內部的兩個內核之間的緩存數據同步是依靠CPU內置的System Request Interface(系統請求介面，SRI)控制，傳輸在CPU內部即可實現。這樣一來，不但CPU資源佔用很小，而且不必佔用內存匯流排資源，數據延遲也比Intel的Smithfield核心和Presler核心大為減少，協作效率明顯勝過這兩種核心。不過，由於這種方式仍然是兩個內核的緩存相互獨立，從架構上來看也明顯不如以Yonah核心為代表的Intel的共享緩存技術