㈠ CPU的L3緩存是什麼意思
緩存就是數據交換的緩沖區（稱作Cache），當某一硬體要讀取數據時，會首先從緩存中查找需要的數據，如果找到了則直接執行，找不到的話則從內存中找。由於緩存的運行速度比內存快得多，故緩存的作用就是幫助硬體更快地運行。
CPU中有至少2級的緩存，也就是L1和L2，有一些比較好的CPU上面則會有第三級的緩存，也就是L3，緩存最多也就只有三級。
比如i7 965的L3，三級緩存是8192K，K就是KB，就是電腦中基礎的儲存大小單位，代表著這款CPU具有著8192K這么大的三級緩存。
一般來說，同系列的CPU，緩存大的性能會更高，但是不同系列是不能比較的。
㈡ CPU緩存的工作原理
CPU要讀取一個數據時，首先從Cache中查找，如果找到就立即讀取並送給CPU處理；如果沒有找到，就用相對慢的速度從內存中讀取並送給CPU處理，同時把這個數據所在的數據塊調入Cache中，可以使得以後對整塊數據的讀取都從Cache中進行，不必再調用內存。
正是這樣的讀取機制使CPU讀取Cache的命中率非常高（大多數CPU可達90%左右），也就是說CPU下一次要讀取的數據90%都在Cache中，只有大約10%需要從內存讀取。這大大節省了CPU直接讀取內存的時間，也使CPU讀取數據時基本無需等待。總的來說，CPU讀取數據的順序是先Cache後內存。 前面是把Cache作為一個整體來考慮的，下面分類分析。Intel從Pentium開始將Cache分開，通常分為一級高速緩存L1和二級高速緩存L2。在以往的觀念中，L1 Cache是集成在CPU中的，被稱為片內Cache。在L1中還分數據Cache（D-Cache）和指令Cache（I-Cache）。它們分別用來存放數據和執行這些數據的指令，而且兩個Cache可以同時被CPU訪問，減少了爭用Cache所造成的沖突，提高了處理器效能。
在P4處理器中使用了一種先進的一級指令Cache——動態跟蹤緩存。它直接和執行單元及動態跟蹤引擎相連，通過動態跟蹤引擎可以很快地找到所執行的指令，並且將指令的順序存儲在追蹤緩存里，這樣就減少了主執行循環的解碼周期，提高了處理器的運算效率。
以前的L2 Cache沒集成在CPU中，而在主板上或與CPU集成在同一塊電路板上，因此也被稱為片外Cache。但從PⅢ開始，由於工藝的提高L2 Cache被集成在CPU內核中，以相同於主頻的速度工作，結束了L2 Cache與CPU大差距分頻的歷史，使L2 Cache與L1 Cache在性能上平等，得到更高的傳輸速度。L2Cache只存儲數據，因此不分數據Cache和指令Cache。在CPU核心不變化的情況下，增加L2 Cache的容量能使性能提升，同一核心的CPU高低端之分往往也是在L2 Cache上做手腳，可見L2 Cache的重要性。CPU的L1 Cache與L2 Cache惟一區別在於讀取順序。 CPU在Cache中找到有用的數據被稱為命中，當Cache中沒有CPU所需的數據時（這時稱為未命中），CPU才訪問內存。從理論上講，在一顆擁有2級Cache的CPU中，讀取L1 Cache的命中率為80%。也就是說CPU從L1 Cache中找到的有用數據占數據總量的80%，剩下的20%從L2 Cache讀取。在一些高端領域的CPU（像Intel的Itanium）中，我們常聽到L3 Cache，它是為讀取L2 Cache後未命中的數據設計的—種Cache。
為了保證CPU訪問時有較高的命中率Cache中的內容應該按一定的演算法替換，其計數器清零過程可以把一些頻繁調用後再不需要的數據淘汰出Cache，提高Cache的利用率。緩存技術的發展
總之，在傳輸速度有較大差異的設備間都可以利用Cache作為匹配來調節差距，或者說是這些設備的傳輸通道。在顯示系統、硬碟和光碟機，以及網路通訊中，都需要使用Cache技術。但Cache均由靜態RAM組成，結構復雜，成本不菲，使用現有工藝在有限的面積內不可能做得很大，不過，這也正是技術前進的源動力，有需要才有進步！ 隨著CPU製造工藝的發展，二級緩存也能輕易的集成在CPU內核中，容量也在逐年提升。用集成在CPU內部與否來定義一、二級緩存，已不確切。而且隨著二級緩存被集成入CPU內核中，以往二級緩存與CPU大差距分頻的情況也被改變，此時其以相同於主頻的速度工作，可以為CPU提供更高的傳輸速度。同一核心的CPU高低端之分往往也是在二級緩存上有差異，由此可見二級緩存對於CPU的重要性。
CPU產品中，一級緩存的容量基本在4KB到64KB之間，二級緩存的容量則分為128KB、256KB、512KB、1MB、2MB等。一級緩存容量各產品之間相差不大，而二級緩存容量則是提高CPU性能的關鍵。二級緩存容量的提升是由CPU製造工藝所決定的，容量增大必然導致CPU內部晶體管數的增加，要在有限的CPU面積上集成更大的緩存，對製造工藝的要求也就越高。
雙核心CPU的二級緩存比較特殊，和以前的單核心CPU相比，最重要的就是兩個內核的緩存所保存的數據要保持一致，否則就會出現錯誤，為了解決這個問題不同的CPU使用了不同的辦法。
㈢ Cache內容為什麼要經常替換常用替換演算法有幾種
二級緩存
CPU緩存（Cache Memory）位於CPU與內存之間的臨時存儲器，它的容量比內存小但交換速度快。在緩存中的數據是內存中的一小部分，但這一小部分是短時間內CPU即將訪問的，當CPU調用大量數據時，就可避開內存直接從緩存中調用，從而加快讀取速度。由此可見，在CPU中加入緩存是一種高效的解決方案，這樣整個內存儲器（緩存+內存）就變成了既有緩存的高速度，又有內存的大容量的存儲系統了。緩存對CPU的性能影響很大，主要是因為CPU的數據交換順序和CPU與緩存間的帶寬引起的。
緩存的工作原理是當CPU要讀取一個數據時，首先從緩存中查找，如果找到就立即讀取並送給CPU處理；如果沒有找到，就用相對慢的速度從內存中讀取並送給CPU處理，同時把這個數據所在的數據塊調入緩存中，可以使得以後對整塊數據的讀取都從緩存中進行，不必再調用內存。
正是這樣的讀取機制使CPU讀取緩存的命中率非常高（大多數CPU可達90%左右），也就是說CPU下一次要讀取的數據90%都在緩存中，只有大約10%需要從內存讀取。這大大節省了CPU直接讀取內存的時間，也使CPU讀取數據時基本無需等待。總的來說，CPU讀取數據的順序是先緩存後內存。
最早先的CPU緩存是個整體的，而且容量很低，英特爾公司從Pentium時代開始把緩存進行了分類。當時集成在CPU內核中的緩存已不足以滿足CPU的需求，而製造工藝上的限制又不能大幅度提高緩存的容量。因此出現了集成在與CPU同一塊電路板上或主板上的緩存，此時就把 CPU內核集成的緩存稱為一級緩存，而外部的稱為二級緩存。一級緩存中還分數據緩存（Data Cache，D-Cache）和指令緩存（Instruction Cache，I-Cache）。二者分別用來存放數據和執行這些數據的指令，而且兩者可以同時被CPU訪問，減少了爭用Cache所造成的沖突，提高了處理器效能。英特爾公司在推出Pentium 4處理器時，用新增的一種一級追蹤緩存替代指令緩存，容量為12KμOps，表示能存儲12K條微指令。
隨著CPU製造工藝的發展，二級緩存也能輕易的集成在CPU內核中，容量也在逐年提升。現在再用集成在CPU內部與否來定義一、二級緩存，已不確切。而且隨著二級緩存被集成入CPU內核中，以往二級緩存與CPU大差距分頻的情況也被改變，此時其以相同於主頻的速度工作，可以為CPU提供更高的傳輸速度。
二級緩存是CPU性能表現的關鍵之一，在CPU核心不變化的情況下，增加二級緩存容量能使性能大幅度提高。而同一核心的CPU高低端之分往往也是在二級緩存上有差異，由此可見二級緩存對於CPU的重要性。
CPU在緩存中找到有用的數據被稱為命中，當緩存中沒有CPU所需的數據時（這時稱為未命中），CPU才訪問內存。從理論上講，在一顆擁有二級緩存的CPU中，讀取一級緩存的命中率為80%。也就是說CPU一級緩存中找到的有用數據占數據總量的80%，剩下的20%從二級緩存中讀取。由於不能准確預測將要執行的數據，讀取二級緩存的命中率也在80%左右（從二級緩存讀到有用的數據占總數據的16%）。那麼還有的數據就不得不從內存調用，但這已經是一個相當小的比例了。目前的較高端的CPU中，還會帶有三級緩存，它是為讀取二級緩存後未命中的數據設計的—種緩存，在擁有三級緩存的CPU中，只有約 5%的數據需要從內存中調用，這進一步提高了CPU的效率。
為了保證CPU訪問時有較高的命中率，緩存中的內容應該按一定的演算法替換。一種較常用的演算法是「最近最少使用演算法」（LRU演算法），它是將最近一段時間內最少被訪問過的行淘汰出局。因此需要為每行設置一個計數器，LRU演算法是把命中行的計數器清零，其他各行計數器加1。當需要替換時淘汰行計數器計數值最大的數據行出局。這是一種高效、科學的演算法，其計數器清零過程可以把一些頻繁調用後再不需要的數據淘汰出緩存，提高緩存的利用率。
CPU產品中，一級緩存的容量基本在4KB到64KB之間，二級緩存的容量則分為128KB、256KB、512KB、1MB、2MB等。一級緩存容量各產品之間相差不大，而二級緩存容量則是提高CPU性能的關鍵。二級緩存容量的提升是由CPU製造工藝所決定的，容量增大必然導致CPU內部晶體管數的增加，要在有限的CPU面積上集成更大的緩存，對製造工藝的要求也就越高。
雙核心CPU的二級緩存比較特殊，和以前的單核心CPU相比，最重要的就是兩個內核的緩存所保存的數據要保持一致，否則就會出現錯誤，為了解決這個問題不同的CPU使用了不同的辦法：
Intel雙核心處理器的二級緩存
目前Intel的雙核心CPU主要有Pentium D、Pentium EE、Core Duo三種，其中Pentium D、Pentium EE的二級緩存方式完全相同。Pentium D和Pentium EE的二級緩存都是CPU內部兩個內核具有互相獨立的二級緩存，其中，8xx系列的Smithfield核心CPU為每核心1MB，而9xx系列的 Presler核心CPU為每核心2MB。這種CPU內部的兩個內核之間的緩存數據同步是依靠位於主板北橋晶元上的仲裁單元通過前端匯流排在兩個核心之間傳輸來實現的，所以其數據延遲問題比較嚴重，性能並不盡如人意。
Core Duo使用的核心為Yonah，它的二級緩存則是兩個核心共享2MB的二級緩存，共享式的二級緩存配合Intel的「Smart cache」共享緩存技術，實現了真正意義上的緩存數據同步，大幅度降低了數據延遲，減少了對前端匯流排的佔用，性能表現不錯，是目前雙核心處理器上最先進的二級緩存架構。今後Intel的雙核心處理器的二級緩存都會採用這種兩個內核共享二級緩存的「Smart cache」共享緩存技術。
AMD雙核心處理器的二級緩存
Athlon 64 X2 CPU的核心主要有Manchester和Toledo兩種，他們的二級緩存都是CPU內部兩個內核具有互相獨立的二級緩存，其中，Manchester 核心為每核心512KB，而Toledo核心為每核心1MB。處理器內部的兩個內核之間的緩存數據同步是依靠CPU內置的System Request Interface(系統請求介面，SRI)控制，傳輸在CPU內部即可實現。這樣一來，不但CPU資源佔用很小，而且不必佔用內存匯流排資源，數據延遲也比Intel的Smithfield核心和Presler核心大為減少，協作效率明顯勝過這兩種核心。不過，由於這種方式仍然是兩個內核的緩存相互獨立，從架構上來看也明顯不如以Yonah核心為代表的Intel的共享緩存技術Smart Cache。
___________________________________
前端匯流排
匯流排是將信息以一個或多個源部件傳送到一個或多個目的部件的一組傳輸線。通俗的說，就是多個部件間的公共連線，用於在各個部件之間傳輸信息。人們常常以MHz表示的速度來描述匯流排頻率。匯流排的種類很多，前端匯流排的英文名字是Front Side Bus，通常用FSB表示，是將CPU連接到北橋晶元的匯流排。選購主板和CPU時，要注意兩者搭配問題，一般來說，如果CPU不超頻，那麼前端匯流排是由 CPU決定的，如果主板不支持CPU所需要的前端匯流排，系統就無法工作。也就是說，需要主板和CPU都支持某個前端匯流排，系統才能工作，只不過一個CPU 默認的前端匯流排是唯一的，因此看一個系統的前端匯流排主要看CPU就可以。
北橋晶元負責聯系內存、顯卡等數據吞吐量最大的部件，並和南橋晶元連接。CPU就是通過前端匯流排（FSB）連接到北橋晶元，進而通過北橋晶元和內存、顯卡交換數據。前端匯流排是CPU和外界交換數據的最主要通道，因此前端匯流排的數據傳輸能力對計算機整體性能作用很大，如果沒足夠快的前端匯流排，再強的CPU也不能明顯提高計算機整體速度。數據傳輸最大帶寬取決於所有同時傳輸的數據的寬度和傳輸頻率，即數據帶寬＝（匯流排頻率×數據位寬）÷8。目前PC機上所能達到的前端匯流排頻率有266MHz、333MHz、400MHz、533MHz、800MHz幾種，前端匯流排頻率越大，代表著CPU與北橋晶元之間的數據傳輸能力越大，更能充分發揮出CPU的功能。現在的CPU技術發展很快，運算速度提高很快，而足夠大的前端匯流排可以保障有足夠的數據供給給CPU，較低的前端匯流排將無法供給足夠的數據給CPU，這樣就限制了CPU性能得發揮，成為系統瓶頸。顯然同等條件下，前端匯流排越快，系統性能越好。
外頻與前端匯流排頻率的區別：前端匯流排的速度指的是CPU和北橋晶元間匯流排的速度，更實質性的表示了CPU和外界數據傳輸的速度。而外頻的概念是建立在數字脈沖信號震盪速度基礎之上的，也就是說，100MHz外頻特指數字脈沖信號在每秒鍾震盪一萬萬次，它更多的影響了PCI及其他匯流排的頻率。之所以前端匯流排與外頻這兩個概念容易混淆，主要的原因是在以前的很長一段時間里（主要是在Pentium 4出現之前和剛出現Pentium 4時），前端匯流排頻率與外頻是相同的，因此往往直接稱前端匯流排為外頻，最終造成這樣的誤會。隨著計算機技術的發展，人們發現前端匯流排頻率需要高於外頻，因此採用了QDR（Quad Date Rate）技術，或者其他類似的技術實現這個目的。這些技術的原理類似於AGP的2X或者4X，它們使得前端匯流排的頻率成為外頻的2倍、4倍甚至更高，從此之後前端匯流排和外頻的區別才開始被人們重視起來。此外，在前端匯流排中比較特殊的是AMD64的HyperTransport。
㈣ 高速緩存的工作原理是什麼
高速緩存內存標識位於主內存中的重復指令和數據，並將其復制到其內存中。CPU不再為相同的指令和數據重復訪問較慢的主內存，而是訪問更快的緩存。
緩存有時稱為CPU內存，通常運行在高性能的SRAM內存模塊上。CPU可以訪問更快的緩存內存來運行性能敏感的操作。高速緩存內存通常集成在主板下，或者在不同的晶元上，通過匯流排與CPU互連。
(4)cpu高速緩存與置換演算法擴展閱讀：
在CPU裡面內置了高速緩存可以提高CPU的運行效率。
內置的L1高速緩存的容量和結構對CPU的性能影響較大，不過高速緩沖存儲器均由靜態RAM組成，結構較復雜，在CPU管芯面積不能太大的情況下，L1級高速緩存的容量不可能做得太大。採用回寫(Write Back)結構的高速緩存。
它對讀和寫*作均有可提供緩存。而採用寫通(Write-through)結構的高速緩存，僅對讀*作有效。在486以上的計算機中基本採用了回寫式高速緩存。
在流行的處理器中，奔騰Ⅲ和Celeron處理器擁有32KB的L1高速緩存，奔騰4為8KB，而AMD的Duron和Athlon處理器的L1高速緩存高達128KB。
㈤ 什麼是高速緩沖存儲器
高速緩沖存儲器(Cache)實際上是為了把由DRAM組成的大容量內存儲器都看做是高速存儲器而設置的小容量局部存儲器，一般由高速SRAM構成。這種局部存儲器是面向CPU的，引入它是為減小或消除CPU與內存之間的速度差異對系統性能帶來的影響。Cache 通常保存著一份內存儲器中部分內容的副本（拷貝），該內容副本是最近曾被CPU使用過的數據和程序代碼。Cache的有效性是利用了程序對存儲器的訪問在時間上和空間上所具有的局部區域性，即對大多數程序來說，在某個時間片內會集中重復地訪問某一個特定的區域。如PUSH/POP指令的操作都是在棧頂順序執行，變數會重復使用，以及子程序會反復調用等，就是這種局部區域性的實際例證。因此，如果針對某個特定的時間片，用連接在局部匯流排上的Cache代替低速大容量的內存儲器，作為CPU集中重復訪問的區域，系統的性能就會明顯提高。
系統開機或復位時，Cache 中無任何內容。當CPU送出一組地址去訪問內存儲器時，訪問的存儲器的內容才被同時「拷貝」到Cache中。此後，每當CPU訪問存儲器時，Cache 控制器要檢查CPU送出的地址，判斷CPU要訪問的地址單元是否在Cache 中。若在，稱為Cache 命中，CPU可用極快的速度對它進行讀/寫操作；若不在，則稱為Cache未命中，這時就需要從內存中訪問，並把與本次訪問相鄰近的存儲區內容復制到Cache 中。未命中時對內存訪問可能比訪問無Cache 的內存要插入更多的等待周期，反而會降低系統的效率。而程序中的調用和跳轉等指令，會造成非區域性操作，則會使命中率降低。因此，提高命中率是Cache 設計的主要目標。
㈥ 計算機中為什麼要採用高速緩存器(CACHE)
是為了解決低速的外設和高速的CPU之間速度不匹配的問題。
主要由三大部分組成：
1、Cache存儲體：存放由主存調入的指令與數據塊。
2、地址轉換部件：建立目錄表以實現主存地址到緩存地址的轉換。
3、替換部件：在緩存已滿時按一定策略進行數據塊替換，並修改地址轉換部件。
在有高速緩沖存儲器的計算機系統中，中央處理器存取主存儲器的地址劃分為行號、列號和組內地址三個欄位。
於是，主存儲器就在邏輯上劃分為若干行；每行劃分為若乾的存儲單元組；每組包含幾個或幾十個字。高速存儲器也相應地劃分為行和列的存儲單元組。二者的列數相同，組的大小也相同，但高速存儲器的行數卻比主存儲器的行數少得多。
(6)cpu高速緩存與置換演算法擴展閱讀
當中央處理器存取主存儲器時，高速緩存器首先自動對存取地址的列號欄位進行解碼，以便將聯想存儲器該列的全部行號與存取主存儲器地址的行號欄位進行比較：若有相同的，表明要存取的主存儲器單元已在高速存儲器中，稱為命中，硬體就將存取主存儲器的地址映射為高速存儲器的地址並執行存取操作。
若都不相同，表明該單元不在高速存儲器中，稱為脫靶，硬體將執行存取主存儲器操作並自動將該單元所在的那一主存儲器單元組調入高速存儲器相同列中空著的存儲單元組中，同時將該組在主存儲器中的行號存入聯想存儲器對應位置的單元內。
當出現脫靶而高速存儲器對應列中沒有空的位置時，便淘汰該列中的某一組以騰出位置存放新調入的組，這稱為替換。確定替換的規則叫替換演算法，常用的替換演算法有:最近最少使用演算法（LRU）、先進先出法（FIFO）和隨機法（RAND）等。
替換邏輯電路就是執行這個功能的。另外，當執行寫主存儲器操作時，為保持主存儲器和高速存儲器內容的一致性，對命中和脫靶須分別處理。
㈦ 高速緩存與CPU有什麼關系
二級緩存又叫L2 CACHE，它是處理器內部的一些緩沖存儲器，其作用跟內存一樣。 它是怎麼出現的呢？ 要上溯到上個世紀80年代，由於處理器的運行速度越來越快，慢慢地，處理器需要從內存中讀取數據的速度需求就越來越高了。然而內存的速度提升速度卻很緩慢，而能高速讀寫數據的內存價格又非常高昂，不能大量採用。從性能價格比的角度出發，英特爾等處理器設計生產公司想到一個辦法，就是用少量的高速內存和大量的低速內存結合使用，共同為處理器提供數據。這樣就兼顧了性能和使用成本的最優。而那些高速的內存因為是處於CPU和內存之間的位置，又是臨時存放數據的地方，所以就叫做緩沖存儲器了，簡稱「緩存」。它的作用就像倉庫中臨時堆放貨物的地方一樣，貨物從運輸車輛上放下時臨時堆放在緩存區中，然後再搬到內部存儲區中長時間存放。貨物在這段區域中存放的時間很短，就是一個臨時貨場。 最初緩存只有一級，後來處理器速度又提升了，一級緩存不夠用了，於是就添加了二級緩存。二級緩存是比一級緩存速度更慢，容量更大的內存，主要就是做一級緩存和內存之間數據臨時交換的地方用。現在，為了適應速度更快的處理器P4EE，已經出現了三級緩存了，它的容量更大，速度相對二級緩存也要慢一些，但是比內存可快多了。 緩存的出現使得CPU處理器的運行效率得到了大幅度的提升，這個區域中存放的都是CPU頻繁要使用的數據，所以緩存越大處理器效率就越高，同時由於緩存的物理結構比內存復雜很多，所以其成本也很高。
大量使用二級緩存帶來的結果是處理器運行效率的提升和成本價格的大幅度不等比提升。舉個例子，伺服器上用的至強處理器和普通的P4處理器其內核基本上是一樣的，就是二級緩存不同。至強的二級緩存是2MB～16MB，P4的二級緩存是512KB，於是最便宜的至強也比最貴的P4貴，原因就在二級緩存不同。
即L2 Cache。由於L1級高速緩存容量的限制，為了再次提高CPU的運算速度，在CPU外部放置一高速存儲器，即二級緩存。工作主頻比較靈活，可與CPU同頻，也可不同。CPU在讀取數據時，先在L1中尋找，再從L2尋找，然後是內存，在後是外存儲器。所以L2對系統的影響也不容忽視。
CPU緩存（Cache Memory）位於CPU與內存之間的臨時存儲器，它的容量比內存小但交換速度快。在緩存中的數據是內存中的一小部分，但這一小部分是短時間內CPU即將訪問的，當CPU調用大量數據時，就可避開內存直接從緩存中調用，從而加快讀取速度。由此可見，在CPU中加入緩存是一種高效的解決方案，這樣整個內存儲器（緩存+內存）就變成了既有緩存的高速度，又有內存的大容量的存儲系統了。緩存對CPU的性能影響很大，主要是因為CPU的數據交換順序和CPU與緩存間的帶寬引起的。
緩存的工作原理是當CPU要讀取一個數據時，首先從緩存中查找，如果找到就立即讀取並送給CPU處理；如果沒有找到，就用相對慢的速度從內存中讀取並送給CPU處理，同時把這個數據所在的數據塊調入緩存中，可以使得以後對整塊數據的讀取都從緩存中進行，不必再調用內存。
正是這樣的讀取機制使CPU讀取緩存的命中率非常高（大多數CPU可達90%左右），也就是說CPU下一次要讀取的數據90%都在緩存中，只有大約10%需要從內存讀取。這大大節省了CPU直接讀取內存的時間，也使CPU讀取數據時基本無需等待。總的來說，CPU讀取數據的順序是先緩存後內存。
最早先的CPU緩存是個整體的，而且容量很低，英特爾公司從Pentium時代開始把緩存進行了分類。當時集成在CPU內核中的緩存已不足以滿足CPU的需求，而製造工藝上的限制又不能大幅度提高緩存的容量。因此出現了集成在與CPU同一塊電路板上或主板上的緩存，此時就把 CPU內核集成的緩存稱為一級緩存，而外部的稱為二級緩存。一級緩存中還分數據緩存（Data Cache，D-Cache）和指令緩存（Instruction Cache，I-Cache）。二者分別用來存放數據和執行這些數據的指令，而且兩者可以同時被CPU訪問，減少了爭用Cache所造成的沖突，提高了處理器效能。英特爾公司在推出Pentium 4處理器時，用新增的一種一級追蹤緩存替代指令緩存，容量為12KμOps，表示能存儲12K條微指令。
隨著CPU製造工藝的發展，二級緩存也能輕易的集成在CPU內核中，容量也在逐年提升。現在再用集成在CPU內部與否來定義一、二級緩存，已不確切。而且隨著二級緩存被集成入CPU內核中，以往二級緩存與CPU大差距分頻的情況也被改變，此時其以相同於主頻的速度工作，可以為CPU提供更高的傳輸速度。
二級緩存是CPU性能表現的關鍵之一，在CPU核心不變化的情況下，增加二級緩存容量能使性能大幅度提高。而同一核心的CPU高低端之分往往也是在二級緩存上有差異，由此可見二級緩存對於CPU的重要性。
CPU在緩存中找到有用的數據被稱為命中，當緩存中沒有CPU所需的數據時（這時稱為未命中），CPU才訪問內存。從理論上講，在一顆擁有二級緩存的CPU中，讀取一級緩存的命中率為80%。也就是說CPU一級緩存中找到的有用數據占數據總量的80%，剩下的20%從二級緩存中讀取。由於不能准確預測將要執行的數據，讀取二級緩存的命中率也在80%左右（從二級緩存讀到有用的數據占總數據的16%）。那麼還有的數據就不得不從內存調用，但這已經是一個相當小的比例了。目前的較高端的CPU中，還會帶有三級緩存，它是為讀取二級緩存後未命中的數據設計的—種緩存，在擁有三級緩存的CPU中，只有約5%的數據需要從內存中調用，這進一步提高了CPU的效率。
為了保證CPU訪問時有較高的命中率，緩存中的內容應該按一定的演算法替換。一種較常用的演算法是「最近最少使用演算法」（LRU演算法），它是將最近一段時間內最少被訪問過的行淘汰出局。因此需要為每行設置一個計數器，LRU演算法是把命中行的計數器清零，其他各行計數器加1。當需要替換時淘汰行計數器計數值最大的數據行出局。這是一種高效、科學的演算法，其計數器清零過程可以把一些頻繁調用後再不需要的數據淘汰出緩存，提高緩存的利用率。
CPU產品中，一級緩存的容量基本在4KB到64KB之間，二級緩存的容量則分為128KB、256KB、512KB、1MB、2MB等。一級緩存容量各產品之間相差不大，而二級緩存容量則是提高CPU性能的關鍵。二級緩存容量的提升是由CPU製造工藝所決定的，容量增大必然導致CPU內部晶體管數的增加，要在有限的CPU面積上集成更大的緩存，對製造工藝的要求也就越高
緩存(Cache)大小是CPU的重要指標之一，其結構與大小對CPU速度的影響非常大。簡單地講，緩存就是用來存儲一些常用或即將用到的數據或指令，當需要這些數據或指令的時候直接從緩存中讀取，這樣比到內存甚至硬碟中讀取要快得多，能夠大幅度提升CPU的處理速度。
所謂處理器緩存，通常指的是二級高速緩存，或外部高速緩存。即高速緩沖存儲器，是位於CPU和主存儲器DRAM(Dynamic RAM)之間的規模較小的但速度很高的存儲器，通常由SRAM（靜態隨機存儲器）組成。用來存放那些被CPU頻繁使用的數據，以便使CPU不必依賴於速度較慢的DRAM（動態隨機存儲器）。L2高速緩存一直都屬於速度極快而價格也相當昂貴的一類內存，稱為SRAM(靜態RAM)，SRAM(Static RAM)是靜態存儲器的英文縮寫。由於SRAM採用了與製作CPU相同的半導體工藝，因此與動態存儲器DRAM比較，SRAM的存取速度快，但體積較大，價格很高。
處理器緩存的基本思想是用少量的SRAM作為CPU與DRAM存儲系統之間的緩沖區，即Cache系統。80486以及更高檔微處理器的一個顯著特點是處理器晶元內集成了SRAM作為Cache，由於這些Cache裝在晶元內，因此稱為片內Cache。486晶元內Cache的容量通常為8K。高檔晶元如Pentium為16KB，Power PC可達32KB。Pentium微處理器進一步改進片內Cache，採用數據和雙通道Cache技術，相對而言，片內Cache的容量不大，但是非常靈活、方便，極大地提高了微處理器的性能。片內Cache也稱為一級Cache。由於486，586等高檔處理器的時鍾頻率很高，一旦出現一級Cache未命中的情況，性能將明顯惡化。在這種情況下採用的辦法是在處理器晶元之外再加Cache，稱為二級Cache。二級Cache實際上是CPU和主存之間的真正緩沖。由於系統板上的響應時間遠低於CPU的速度，如果沒有二級Cache就不可能達到486，586等高檔處理器的理想速度。二級Cache的容量通常應比一級Cache大一個數量級以上。在系統設置中，常要求用戶確定二級Cache是否安裝及尺寸大小等。二級Cache的大小一般為128KB、256KB或512KB。在486以上檔次的微機中，普遍採用256KB或512KB同步Cache。所謂同步是指Cache和CPU採用了相同的時鍾周期，以相同的速度同步工作。相對於非同步Cache，性能可提高30%以上。
目前，PC及其伺服器系統的發展趨勢之一是CPU主頻越做越高，系統架構越做越先進，而主存DRAM的結構和存取時間改進較慢。因此，緩存（Cache）技術愈顯重要，在PC系統中Cache越做越大。廣大用戶已把Cache做為評價和選購PC系統的一個重要指標。
現在的CPU普遍有一級緩存和二級緩存。一般來說，一級緩存的數量比較少，而二級企業緩存的數量一般比一級緩存大幾倍。為什麼要緩存呢，這主要是CPU廠家為了提高CPU的使用效率。因為，隨著CPU的速度的快速發展，目前的CPU速度已經達到一個令人驚訝的速度，據個例子來說，一個奔騰3-1G的CPU其運算速度為每秒鍾能夠完成10億次二進制計算，而一個奔騰4-3G則意味著每秒鍾能夠完成30億次二進制運算。當然由於CPU還要介入浮點數據轉換和介入控制主板上的其他設備資源，實際真正用於數據處理的資源會受到較大影響，但總體來說，CPU的速度已經達到一個前所未有的程度。由於其他硬體在數據傳輸方面未能跟上，因此，CPU廠家就在CPU內封裝了緩存，其中，一級緩存主要將CPU的硬指令長期存儲，以便CPU在調用指令時不必再通過與內存交換數據來取得，另外，還將最近處理的進程數據（中間數據）存放在一級緩存；而二級緩存則是完全存放最近處理的進程數據（中間數據）和即將調用的數據。通過這樣一來設置，就可以避免CPU運算過程中要頻繁與內存交換數據，減少CPU的等待時間，提高CPU的利用效率。
㈧ CACHE替換演算法有哪幾種，分別簡要說明
其代表演算法有：①Hybrid演算法：演算法對Cache中的每一個對象賦予一個效用函數，將效用最小的對象替換出Cache；②LowestRelativeValue演算法：將效用值最低的對象替換出Cache；③（LCNR）演算法：該演算法使用一個關於文檔訪問頻次、傳輸時間和大小的推理函數來確定替換文檔；④Bolot等人提出了一種基於文檔傳輸時間代價、大小、和上次訪問時間的權重推理函數來確定文檔替換；⑤SizeAdjustLRU（SLRU）演算法：對緩存的對象按代價與大小的比率進行排序，並選取比率最小的對象進行替換
擴展知識:
Cache是一種根據程序局部性原則，通過小容量速度快的存儲器緩存部分數據，以減少處理器對慢速大容量存儲器的訪問次數，從而提升處理器取指效率的機制。Cache替換演算法是指當Cache缺失發生後，Cache按某種機制選中高速緩存中的某個地址進行數據更新。Cache替換演算法對Cache的命中率有較大的影響。目前主流的Cache替換演算法有偽隨機、先進先出(FIFO——First In First Out)和最近最少使用(LRU——Least Recently Used)等。相較於偽隨機和先進先出演算法，LRU演算法更符合程序局部性原則(當前執行的程序代碼，在不久後會再次訪問該代碼段)，Cache的命中率更高，但其硬體資源消耗非常大。
傳統的LRU演算法對Cache的每一路進行統計，在需要替換時，將最近最少被使用的那一路替換。由於傳統LRU演算法的數據使用頻率統計為向上計數，故其計數器計數位寬較大，且需要額外的機制來處理計數溢出的情況。
㈨ CPU與高速緩存（資料庫）
什麼是高速緩存技術:
高速緩存英文是cache。一種特殊的存儲器子系統，其中復制了頻繁使用的數據，以利於CPU快速訪問。存儲器的高速緩沖存儲器存儲了頻繁訪問的 RAM 位置的內容及這些數據項的存儲地址。當處理器引用存儲器中的某地址時，高速緩沖存儲器便檢查是否存有該地址。如果存有該地址，則將數據返回處理器；如果沒有保存該地址，則進行常規的存儲器訪問。因為高速緩沖存儲器總是比主RAM 存儲器速度快，所以當 RAM 的訪問速度低於微處理器的速度時，常使用高速緩沖存儲器。
高速緩存的作用:
在CPU開始執行任何指令之前，都會首先從內存中取得該條指令以及其它一些相關數據和信息。為了加快CPU的運行速度，幾乎所有的晶元都採用兩種不同類型的內部存儲器，即高速緩存。緩存被用來臨時存放一些經常被使用的程序片段或數據。
一級高速緩存是性能最好緩存類型，與解釋指令和執行算術運算的處理單元一到構成CPU的核心。CPU可以在全速運行的狀態下讀取存放在一級高速緩存中的指令或數據。Intel的處理器產品一般都會具有32K的一級緩存，而象AMD或Via這種競爭對手的產品則會使用更多的一級緩存。
如果在一級緩存中沒有找到所需要的指令或數據，處理器會查看容量更大的二級緩存。二級緩存既可以被集成到CPU晶元內部，也可以作為外部緩存。Pentium II處理器具有512K的二級緩存，工作速度相當於CPU速度的一半。Celeron以及更新的Pentium III晶元則分別具有128K和256K的在片二級緩存，能夠在處理器全速下運行。
對於存放在速度較慢的二級緩存中的指令或數據，處理器往往需要等待2到4個時鍾周期。為了充分利用計算資源，CPU可以在這段時間內查看和執行其它正在等候處理，但不需要使用額外數據的指令，從而提高整個系統的速度，把空閑時間降低到最低程度。
㈩ 操作系統-04-操作系統的存儲管理和設備管理
早期的計算機由於結構較為簡單，存儲容量小，並不需要過多的的存儲管理。
隨著計算機和程序越來越復雜，使得存儲管理成為必要。
單一連續分配是最簡單的內存分配方式
只能在單用戶、單進程的操作系統中使用
固定分區分配是支持多道程序的最簡單存儲分配方式
內存空間被劃分為若干固定大小的區域
每個分區只提供給一個程序使用，互不幹擾
根據進程實際需要，動態分配內存空間
不需要新建空閑鏈表節點
只需要把空閑區的容量增大為包括回收區的容量即可
將回收區和空閑區合並
新的空閑區使用原來回收區的地址
將兩個空閑區和中間的回收區合並
新的空閑區使用空閑區1的地址
為回收區創建新的空閑節點
將該節點插入到相應的空閑區鏈表中
上面的部分主要是從物理的角度講解內存管理，這部分主要是講解操作系統是怎麼管理進程的內存空間。
字塊 是相對於物理設備的定義， 頁面 是相對邏輯空間的定義。
頁式存儲管理主要是將進程邏輯空間等分成若干大小的頁面，相應的把物理內存空間分成與頁面大小的物理塊，以頁面為單位把進程空間裝進物理內存中分散的物理塊。
頁面大小應該適中，過大難以分配，過小內存碎片過多，通常是512B~8K。
頁表 記錄進程邏輯空間於物理空間的映射
在頁式存儲管理， 頁地址 = 頁號 + 頁內偏移
現代計算機系統中，可以支持非常大的邏輯 地址空間(2 32~2 64)，這樣，頁表就 變得非常大，要佔用非常大的內存空間，如， 具有32位邏輯地址空間的分頁系統，規定頁 面大小為4KB，則在每個進程頁表中的頁表 項可達1M(2^20)個，如果每個頁表項佔用 1Byte，故每個進程僅僅頁表就要佔用1MB 的內存空間。
為了解決這個問題，引入了多級頁表。
多級頁表有一個根頁表，每一個字塊指向了內存中的一片空間，這塊空間存儲的是二級頁表。以此類推，最後一級頁表指向的字塊才是進程實際使用的內存。通過這種分級機制，大大減少了進程中頁表數佔用的空間。
段式存儲管理將進程邏輯空間劃分成若干段(非等分），段的長度由連續邏輯的長度決定。
例如一個程序有主函數MAIN、子程序段X、子函數Y等，這個時候會根據每一個函數的邏輯長度來分配邏輯空間。
頁表由 頁號 和 基址 組成，但在段式存儲管理中由於每一段的長度是不固定的，段表由 段號 、 基址 以及 段長 組成。
在段式存儲管理， 段地址 = 段號 + 段內偏移
分頁可以有效提高內存利用率(雖然說存在頁內碎片)
分段可以更好滿足用戶需求
兩者結合，形成段頁式存儲管理
先將邏輯空間按段式管理分成若干段，再把段內空間按頁式管理等分成若干頁。
在段頁式存儲管理中， 段頁地址 = 段號 + 段內頁號 + 頁內地址
有些進程實際需要的內存很大，超過物理內存的容量。
由於操作系統的多道程序設計，使得每個進程可用物理內存更加稀缺。
不可能無限增加物理內存，物理內存總有不夠的時候，於是便有了虛擬內存的概念。
虛擬內存是操作系統內存管理的關鍵技術，使得多道程序運行和大程序運行成為現實，她通過將進程所使用的內存進行劃分，將部分暫時不使用的內存放置在輔存。
根據局部性原理，程序運行時，無需全部裝入內存，裝載部分即可。如果訪問頁不在內存，則發出缺頁中斷，發起頁面置換。
從用戶層面看，程序擁有很大的空間，即是虛擬內存。
虛擬內存實際是對物理內存的補充，速度接近於內存，成本接近於輔存。
置換演算法一般有先進先出演算法(FIFO)、最不經常使用演算法(LFU)、最近最少使用演算法(LRU)。
從計算機組成原理篇章中，我們可以知道，CPU的高速緩存沒有數據時，需要從主存中載入數據。此時若主存中也沒有數據，則需要從輔存中載入頁面數據。
內存替換策略發生在Cache-主存層次、主存-輔存層次。Cache-主存層次的替換策略主要是為了解決 速度問題 ，
主存-輔存層次則。主要是為了解決 容量問題 。
順序文件是指按順序存放在存儲介質中的文件，例如磁帶的存儲特性使得磁帶文件只能存儲順序文件。
順序文件是所有邏輯文件當中存儲效率最高的。
可變長文件不適合使用順序文件格式存儲，索引文件是為了解決可變長文件存儲而發明的一種文件格式，索引文件需要配合索引表完成存儲的操作。
目錄的層級結構是樹狀的，成為目錄樹。
目錄樹中任何文件或目錄都只有唯一路徑。
對CPU而言，凡是對CPU進行數據輸入的都是輸入設備，凡是CPU進行數據輸出的都是輸出設備。
緩沖區主要是解決CPU與IO設備的速率不匹配的問題，減少CPU處理IO請求的頻率，提高CPU與IO設備之間的並行性。
專用緩沖區只適用於特定的IO進程，當這樣的IO進程比較多時，對內存的消耗也很大，所以操作系統劃出可供多個進程使用的公共緩沖區，稱之為緩沖池。
SPOOLing技術是關於慢速字元設備如何與計算機主機交換信息的一種技術，利用高速共享設備將低速的獨享設備模擬為高速的共享設備，邏輯上，系統為每一個用戶都分配了一台獨立的高速獨享設備，是一種虛擬設備技術。
SPOOLing技術把同步調用低速設備改為非同步調用。在輸入、輸出之間增加了排隊轉儲環節(輸入井、輸出井)，SPOOLing負責輸入(出)井與低速設備之間的調度，邏輯上，進程直接與高速設備交互，減少了進程的等待時間。