『壹』 FPGA採集完多路溫度，想通過串口傳到上位機，用不用做數據緩存什麼情況下才需要做緩存
這得看你採集的溫度的數據量有多大了，應該基本不用怎麼緩存。
比如串口用比較低的速率（9600bit/s) ，那一秒鍾也可以最大傳輸960個位元組數據，就算一半的利用率也有480個位元組，就算你毎路溫度有兩個位元組也可以傳很多路了。
其實你把溫度讀回FPGA就已經要寄存器寄存一次了。
緩存是在「時間片內」輸入數據的速度大於輸出時需要做。
『貳』 用FPGA做車牌識別 圖像幀緩存怎麼做
我感覺用兩片SRAM構建一個乒乓操作，完成數據流的無縫緩沖。這樣就可以以低速率模塊對高速率信號進行采樣。對於實時性要求高的場合能較好的滿足要求
『叄』 FPGA電路圖在編譯時Fitter出現ROM超過限制
你好！
減小緩沖的大小，包括FIFO，RAM等，需要注意的是SIGNALTAP也是需要片內緩存的，如果SIGNALTAP觀測的信號太多，或者采樣點太多等，都有可能導致這個問題。可以重新就你關心的信號重建signaltap再編譯。
FPGA內的RAM速度快但是容量小，一般一個緩沖大小夠用就好，不要指望片內緩沖能給你帶來很大的緩沖效果。
如有疑問，請追問。
『肆』 FPGA內部有緩存嗎是不是必須接SDRAM我用的晶元是EP3C10，用於AD轉換數據採集，采樣頻率大約是10M.
有，FPGA有內部的ram，你可以設置成fifo，DPRAM等，如果數據量不大的話用內部ram即可
『伍』 FPGA里什麼情況下使用數據緩存
簡單，需要，就是在你接收的時候有突發，或者帶寬不均勻，但是你發送你比較的均勻的帶寬，這就需要緩存來緩存
『陸』 FPGA晶元上的程序如何擦除
調試時，FPGA晶元上的程序存在RAM里，掉電自動擦除；如果燒寫到外部flash存儲（如EPCS16等）的話，那就需要在開發環境里使用模擬器擦除了。
『柒』 FPGA下載程序出錯
英文大致意思是，狀態寄存器顯示錯誤，下載使能引腳不會1.
所有都是我的推論，我沒遇到過這情況，希望分析能夠幫到你。
因為FPGA進行配置的時候，除了有幾個口是用來傳輸下載數據的，還有幾個埠要進行置位的，表明現在的下載狀態，具體是哪幾個口，我這有資料，有些口是0，有些口是1.
因為你沒說你的型號，我就以Stratix為例。
配置過程基本就這樣！
(1) 上電
上電過程中FPGA內部狀態機被復位，nSTA-TUS和CONF_DONE引腳由FPGA置為低電平，所有I/O引腳為三態且FPGA內部配置寄存器被清空。
(2) 復位
當nCONFIG或nSTATUS引腳為低電平時，FPGA進入復位狀態。在此狀態下，FPGA采樣MSEL引腳的電平值，以確定採用的配置方式。同時nSTATUS和CONF_DONE引腳被拉低，所有I/O引腳三態並且FPGA內部配置寄存器被清空。
(3) 配置
當nCONFIG為高電平，nSTATUS被FPGA釋放並由外部上拉電阻拉為高電平後進入配置狀態。此狀態下配置數據在DCLK時鍾的上升沿載入FP-GA。若正確接收所有配置數據(CRC校驗無誤)。FPGA釋放CONF_DONE引腳且當其被外部上拉電阻拉高後進入初始化狀態。
(4) 初始化
此狀態下FPGA內部邏輯和寄存器被初始化：使能I/0緩沖，釋放INIT_DONE引腳(可選)。
(5) 用戶模式
在此狀態下FPGA開始執行用戶程序。
根據你的提示，是你在配置的時候，有一個腳本該是1 的，結果不是一。
你可以根據以下方法
1,看看你的線短路沒
2.如果是你自己做的板子，有些引腳是需要接上拉或者下拉電阻的，你去查查配置電路，是不是和官網上推薦的一樣。
如果實在不行了，你就把那個腳直接接高電平，一切就OK了。
『捌』 fpga中如何應用fifo進行數據緩存
1。從使用角度來說，簡單的FIFO就相當於一個雙口RAM，你可以從一個口往裡面寫數據，然後在FIFO未滿之前通過另一個口將數據讀出來。
2。從學習角度來說，你可以用ISE coregen的工具去生成FIFO，通過這個過程，你可以看到FIFO的相關輸入與輸出，相應的UserGuide關於FIFO的參數的詳細描述。
『玖』 fpga如何將數據返回,pc如何接收
用串口監控軟體來返回,發給pc並接收。
1、fpga可以通過串口監控軟體來按照約定的波特率從低位到高位接收數據並返回,數據接收完畢後,接著接收並比較奇偶校驗位是否正確,如果正確則通知後續設備准備接收數據或存入緩存。
2、從電腦串口發來的數據,然後把收到的數據,發到電腦,這樣pc就能接收了。
『拾』 基於FPGA的圖像採集對圖像進行預處理是在緩存前還是在緩存後
都可以啊，看你緩存後准備干什麼了，預處理一般在前