『壹』 74ls192邏輯功能 數電學的不好，想知道下
74LS192是屬8421BCD碼的十進制計數器，其功能真值表如表4所示。其中MR是非同步清零端，高電平有效。PL(———)是並行置數端，低電平有效，且在MR=0有效。CPU和CPu是兩個時鍾脈沖，當CPd=1，時鍾脈沖由CPU端接入。並且MR=0，PL(———)=1時，74LS192處於加法計數狀態；當CPu脈沖從CPd端輸入，且MR=0，PL(———)=1時，74LS192處於減法計數狀態；CPd=CPu=1時，計數器處於保持狀態。TCu是進位端，TCd是借位端。
表4 74LS192功能真值表
MR PL(———)
CPu CPd P3 P2 P1 P0 Q3x+1 Q2x+1 Q1x+1
1 × × × × × × × 0 0 0
0 1 × ↑ d3 d2 d1 d0 d3 d2 d1
0 1 ↑ 1 × × × × 加法計數
0 1 1 ↑ × × × × 減法計數
0 1 1 1 × × × × 保持
74192的工作原理是：當LD(———)=1，MR=0時，若時鍾脈沖加到CPu端，且CPd =1
則計數器在預置數的基礎上完成加計數功能，當加計數到9時，TCu端發出進位下跳變脈沖；若時鍾脈沖加到CPd端，且CPu =1，則計數器在預置數的基礎上完成減計數功能，當減計數到0時，TCd 端發出借位下跳變脈沖。
74LS192具有下述功能：
①非同步清零：MR=1，Q3Q2Q1Q0=0000
②非同步置數：MR=0，PL(———)=0，Q3Q2Q1Q0=P3P2P1P0
③保持： MR=0，PL(———)=1，CPu=CPd=1,Q3Q2Q1Q0保持原態
④加計數：MR=0, PL(———)=1，CPu=CP，CPd=1，Q3Q2Q1Q0按加法規律計數
⑤減計數：MR=0, PL(———)=1，CPu=1，CPd= CP，Q3Q2Q1Q0按減法規律計數
『貳』 北汽新能源EC180、EC200、EC3、EC220充電控制盒IC-CPD（充電寶）如何使用
特別要注意的是：
●先拔充電插頭，再拔組合三插頭。
請勿擅自拆卸、維修模式二控制盒，若發現上述故障問題，請聯系相關售後人員處理。
『叄』 計程車計價器設計
電子技術課程設計
計程車自動計費器
學院：華科學院
專業：電氣工程及其自動化
班級：
姓名：
學號：
指導老師：
2008年1月2日
目 錄
一、設計任務與要求-------------- 1
二、總體框圖----------------- 1
三、器材選擇---------------- 1
四、模塊功能----------------- 5
五、總體設計電路圖-------------- 9
六、心得體會-----------------------10
計程車計費器
一. 設計任務與要求
計程車自動計費器根據客戶用車的實際情況而自動顯示用車費的數字儀表，根據用車起價，行車里程計費及等候時間計費三項求出客戶用車的總費用，通過數碼自動顯示。
1. 里程測量精確到1km。
2. 起步價按7元/3km,起步價外按1元/進行機費。
3. 等候按1元/60 min計費。
4. 具有里程顯示，收費顯示，里程單價顯示。
二．總體框圖
三．器件選擇
A．十進制計數器74LS160
1.74LS160是中規模集成同步十進制加法計數器，具有非同步清零和同步預置數的功能。使用74LS160通過置零法或置數法可以實現任意進制的計數器。其引腳圖見圖 。
先對74LS160的基本功能進行測試，邏輯功能表如下圖。
①非同步清零：當 CLR＝0時，Q 0＝Q1＝Q2＝Q3＝0。
②同步預置：當 LOAD＝0時，在時鍾脈沖CP上升沿作用下，Q 0＝D0，Q1＝D1，Q2＝D2，Q3＝D3。
③鎖存：當使能端 時，計數器禁止計數，為鎖存狀態。
④計數：當使能端EP＝ET＝1時，為計數狀態。
功能管腳圖
2. 74LS160的邏輯功能表
時鍾CP 非同步清除 同步置數 EP ET 工 作 狀 態
× 0 × × ×
↑ 1 0 × ×
× 1 1 0 1
× 1 1 × 0
↑ 1 1 1 1
3.74LS160的邏輯圖
B．555定時器
它含有兩個電壓比較器，一個基本RS觸發器，一個放電開關T，比較器的參考電壓由三隻5KΩ的電阻器構成分壓，它們分別使高電平比較器A1同相比較端和低電平比較器A2的反相輸入端的參考電平為和。A1和A2的輸出端控制RS觸發器狀態和放電管開關狀態。當輸入信號輸入並超過時，觸發器復位，555的輸出端3腳輸出低電平，同時放電，開關管導通；當輸入信號自2腳輸入並低於時，觸發器置位，555的3腳輸出高電平，同時放電，開關管截止。
功能管腳圖
功能管腳圖
邏輯圖
功能表
74LS192
74LS192是十進制同步加法、減法器，採用8421BCD碼編碼，具有直接清零，非同步置數的功能。
CPU CPD LD CR 操作
隨意 隨意 0 0 置數
脈沖 1 1 0 加數
1 脈沖 1 0 箭術
隨意 隨意
四．功能模塊
1.里程計算與顯示電路
里程計算模塊對測距感測器發出的0.1km的脈沖信號進行計數，計滿10個脈沖表示1km。里程計算與顯示電路如下圖。
如上圖當所示，用三片74ls160接成三個十進制計數器，由信號發生器觸發脈沖，每觸發一個脈沖為計程車行進中的0.1km,第一塊加法計數器累計十次脈沖，向第二快加法計數器輸去一次脈沖，當第二塊加法計數器累計到十次時，燈泡亮一次，表示計程車向前行進了1km.斷開開關J1實現同步清零。
2.里程比較電路
基本里程設定為3km。當實際行駛距離超過基本里程時，則在原有計費的基礎上加上每公里單價，里程比較電路如下圖所示。
里程比較電路如上圖所示，用兩片74LS160接成30進制計數器，由信號發生器觸發脈沖，每觸發一個脈沖為計程車行進中的0.1km，當計滿後觸發觸發器D使其輸出（Q）為1，作為超基本里程計費的閘門信號，Q=1後啟動超基本里程計費電路，由每公里的觸發脈沖觸發計費電路實現費用累加。一旦實際行駛里程超過了基本里程，Q非封鎖30計數器，使里程比較電路停止計數，一直到總清零信號（總清信號清除模3計數和D觸發器）後才開始新一輪的里程比較。
3.侯時電路
用555夠成多諧振盪電路，然後用計數器按秒，分計時，1min給里程計數器一個0.1km的脈沖，侯時電路如下圖所示
侯時電路如上圖所示，當一分鍾後觸發一次脈沖，燈泡亮一次。
用555定時器構成秒脈沖發生器
電路如下圖
五．總體設計電路圖
侯時電路，里程比較電路，里程計算與顯示電路，相互疊加，設置起步價7元
同過緩存器，鎖存器的連接，信號的積累，顯示總價。
六．心得體會
兩周的課程設計時間很快就過去了，雖然它的時間很短，我們很匆忙，很辛苦，課
程設計真的很不容易，在這三周里，我一次次告訴自己要堅持，再堅持通過兩周以來同學
和老師的共同努力，我們終於完成了電子課程。作完之後，我組的全體成員都大吸了一口
氣，然後感嘆道：終於做完了，可把我們可累苦了。但大家臉上的表情都是欣慰和歡喜的，
到底工夫不負有心人。俗話說的好：苦不苦想想紅軍長征二萬五。當年紅軍爬雪山，越草
地，與自然做斗爭，冰天雪地的。我們餓了還有香噴噴的飯菜吃，他們呢？吃草皮，啃樹
皮，甚至連自己身上的皮帶都煮著吃了，比起他們來我們幸福多了，看著自己的勞動成果：
麵包板上大大小小的晶元，密密麻麻的連接線，大家都笑了，我們四目相接，面面相覷，
都在感慨實習終於結束了。不知道是因為心情好還是太累， 回去特舒服，特別的塌實 。
這次的課程設計使我認識到我在學習理論方面有很多的不足，通過向其他同學詢問和學
習，才算基本上搞了出來。用555定時器產生秒脈沖，74LS160做10進制計數器，用不同
的器件組建不同的模塊，從而達到最終的設計要求。
課程設計讓我體會到知識上的收獲重要，精神上的豐收更加可喜。讓我知道了學無
止境的道理。我們每一個人永遠不能滿足於現有的成就，人生就像在爬山，一座山
峰的後面還有更高的山峰在等著你。挫折是一份財富，經歷是一份擁有。這次課程
設計必將成為我人生旅途上一個非常美好的回憶！
『肆』 數電實驗，當晶元74ls192做加計數時，cpu接脈沖，那麼cpd怎麼接接什麼地方（電路箱子）
2、加法計數的輸出都是2分頻關系 時鍾是1Hz，則第一個輸出Q0為時鍾的2分頻，為2Hz，所以低電平為1秒 第二個輸出Q1為前一個的2分頻，為4Hz，低電平為2秒 依此類推： Q3為8Hz，低電平為4秒 Q4為16Hz，低電平為8秒 就能回答得上這一道題，望採納
『伍』 請教關於74hc595串列輸出與並行輸出的關系
74HC595 74HC595
1 、描述 74HC595是硅結構的CMOS器件， 兼容低電壓TTL電路，遵守JEDEC標准。 74HC595是具有8位移位寄存器和一個存儲器，三態輸出功能。 移位寄存器和存儲器是分別的時鍾。 數據在SCHcp的上升沿輸入，在STcp的上升沿進入的存儲寄存器中去。如果兩個時鍾連在一起，則移位寄存器總是比存儲寄存器早一個脈沖。 移位寄存器有一個串列移位輸入（Ds），和一個串列輸出（Q7』）,和一個非同步的低電平復位，存儲寄存器有一個並行8位的，具備三態的匯流排輸出，當使能OE時（為低電平），存儲寄存器的數據輸出到匯流排。
8位串列輸入/輸出或者並行輸出移位寄存器，具有高阻關斷狀態。三態。
2、特點：8位串列輸入 /8位串列或並行輸出 存儲狀態寄存器，三種狀態
輸出寄存器可以直接清除 100MHz的移位頻率
3、輸出能力： 並行輸出，匯流排驅動； 串列輸出；標准中等規模集成電路
595移位寄存器有一個串列移位輸入（Ds），和一個串列輸出（Q7』）,和一個非同步的低電平復位，存儲寄存器有一個並行8位的，具備三態的匯流排輸出，當使能OE時（為低電平），存儲寄存器的數據輸出到匯流排。
4、參考數據:
CPD決定動態的能耗，
PD＝CPD×VCC×f1+∑(CL×VCC2×f0)
F1＝輸入頻率，CL＝輸出電容 f0＝輸出頻率（MHz） Vcc=電源電壓
5、引腳說明
符號 引腳 描述
Q0…Q7 15， 1， 7 並行數據輸出
GND 8 地
Q7』 9 串列數據輸出
MR 10 主復位（低電平）
SHCP 11 移位寄存器時鍾輸入
STCP 12 存儲寄存器時鍾輸入
OE 13 輸出有效（低電平）
DS 14 串列數據輸入
VCC 16 電源
6、功能表
輸入 輸出 功能
SHCP STCP OE MR DS Q7』 Qn
× × L ↓ × L NC MR為低電平時僅僅影響移位寄存器
× ↑ L L × L L 空移位寄存器到輸出寄存器
× × H L × L Z 清空移位寄存器，並行輸出為高阻狀態
↑ × L H H Q6 NC 邏輯高電平移入移位寄存器狀態0，包含所有的移位寄存器狀態 移入，例如，以前的狀態6（內部Q6」）出現在串列輸出位。
× ↑ L H × NC Qn』 移位寄存器的內容到達保持寄存器並從並口輸出
↑ ↑ L H × Q6』Qn』 移位寄存器內容移入，先前的移位寄存器的內容到達保持寄存器並出。
7、注釋
H＝高電平狀態
L＝低電平狀態
↑＝上升沿
↓＝下降沿
Z＝高阻
NC＝無變化
×＝無效
當MR為高電平，OE為低電平時，數據在SHCP上升沿進入移位寄存器，在STCP上升沿輸出到並行埠。
『陸』 電腦中 內存 cpd 緩存 的作用是什麼 講的通俗一點
內存： 也叫RAM ，就是處理器要處理的數據先暫時存的地方。 （就你電腦里那兩指寬十多厘米長的條子），是屬於內部存儲器，掉電的話上面的數據會丟失。速度很快。
cpd 不知道是什麼
CPU的話是中央處理器。 就像人的大腦一樣。
緩存：有一級緩存 和二級緩存 現在還有三級緩存
和內存的功能差不多，但他是集成在CPU裡面的，速度更快，但掉電了數據不會丟失。
不知道你明白了沒有。
『柒』 吳鑒鷹單片機開發板的8位數碼管是怎麼控制的，只用了三個IO口
原因：51系列單片機（如果你用的是的話）的輸出方式為強下拉/弱上拉，一看這名字就知道，高電平輸出電流很小，所以數碼管會很暗。 舉個例子，最簡單的流水燈實驗電路為VCC接限流電阻，然後接各個發光二極體，再接單片機的控制引腳，一切正常。現在，你把限流電阻接VCC那端斷開，改接到單片機的一個高電平的引腳上去。理論上講應該沒區別，可是你會發現小燈暗了許多。你可以測量一下那個「高電平」引腳，會發現它不足5V，這就是「弱上拉」的體現。 這時候，你的小燈就相當於一個共陽極數碼管（數碼管其實就是多個條形發光二極體）。你或許會說，這個亮度還可以，而且我還可以減小限流電阻，那麼你看看數碼管動態掃描的原理，你就知道每個數碼管只有1/n的時間亮了（n為數碼管個數），那時候就真的暗了，很暗！我親手試過！當初我也有像你一樣的想法，事實證明只有熄燈後才看得見它顯示的是什麼！ 共陰極數碼管其實也一樣，因為強下拉/弱上拉，不管怎樣總有一端是弱的，達不到想要的效果！ 三極體的作用就是電流放大，看看資料就明白了，那樣的話就不用管強弱的問題了。
『捌』 catia。cpd模塊閃退
安裝位置不對，內存過低，程序緩存過多不兼容。
系統運行程序多，內存不足，在設置，應用程序，正在運行，關閉其他後台運行程序。或者清理下數據，再不行可以卸載重新安裝該程序。
隨著現代工業發展，特別是汽車和航空工業的發展，復合材料應用越來越重要。復合材料的設計與傳統金屬或塑料結構設計不同，需要考慮很多復雜的因素。CATIACPD模塊為復合材料設計提供了一整套完整而專業的解決方案，包括復合材料本體的設計、DMU/CAE分析、可製造性分析等等。
『玖』 呼叫中心行業cpd什麼意思
Call Per Day，表達的是一個客服專員一天的接線量，可以理解為一個效率指標
『拾』 PIC單片機問題 串口傳輸數據，感覺一直在中斷程序裡面門都進不了主循環。
unsigned char rev_data = 0;
unsigned char send_data = 0;
void interrupt ISR()
{
if (RCIE & RCIF) //判斷是否為串口接收中斷
{
rev_data = RCREG; //將接收緩存器中數據讀取出來
if(TRMT == 1)
{
TXREG = rev_data;
}
PORTD = ~PORTD;
}
}
單片機最好不要直接寄存器的值賦給寄存器，對串口接收中斷必須將緩存器數據讀取出來才能清空。另外main函數中while（1）當中要作長延時，不然數據看不到你從串口助手發送後，單片機返回的數據，你嘗試一下，不能保證一定可以。